中科微点-全球专利检索

  1. Login
  2. Sign Up

Search Results

21 records (took 0.014 seconds)

    A METHOD FOR MANAGING UNDER-RUN AND A DEVICE HAVING UNDER-RUN MANAGEMENT CAPABILITIES
    1.
    发明公开
    A METHOD FOR MANAGING UNDER-RUN AND A DEVICE HAVING UNDER-RUN MANAGEMENT CAPABILITIES 审中-公开
    的管理方法下溢及其装置下溢管理技能

    公开(公告)号：EP1946603A1

    公开(公告)日：2008-07-23

    申请号：EP05799151.5

    申请日：2005-11-09

    Applicant: Freescale Semiconductor, Inc.

    Inventor： GLICKMAN, Eran ,  ALANKRY, Yaron ,  KATZ, Adi

    IPC: H04Q11/04

    CPC classification number: H04Q11/0421 ,  H04Q2213/13103 ,  H04Q2213/13106 ,  H04Q2213/13166 ,  H04Q2213/13292 ,  H04Q2213/1331 ,  H04Q2213/13349

    Abstract: A device (10) having under-run management capabilities and to a method (200) for managing under-runs . The method (200) includes providing (230), to a memory unit, channel information from multiple channels; allocating (240) time slots for communication channel transmissions; the method is characterized by including: sending (250), during a time slot allocated for a transmission of channel information from an enabled communication channel, to the shift register channel information of an enabled communication channel, serially outputting the received channel information from the shift register towards a communication line while serially replacing (255) the outputted channel information by a predefined content such that the shift register stores a communication channel disable code when an under-run occurs; defining (260) a communication channel as a disabled communication channel once the under-run occurs; and transmitting (270), during a time slot allocated to a disabled communication channel, idle signals to the communication line.

    Verfahren und Kompensationsmodul zur Phasenkompensation von Taktsignalen
    2.
    发明公开
    Verfahren und Kompensationsmodul zur Phasenkompensation von Taktsignalen 有权
    对于时钟信号的相位补偿方法和补偿模块

    公开(公告)号：EP1223698A2

    公开(公告)日：2002-07-17

    申请号：EP01440417.2

    申请日：2001-12-10

    Applicant: ALCATEL

    Inventor： Wolf, Dr., Michael Joachim ,  Höhn, Jürgen ,  Beisel, Werner

    IPC: H04J3/06 ,  H04L7/00 ,  H04Q11/04

    CPC classification number: H04J3/0688 ,  H04J2203/0003 ,  H04Q2213/13214 ,  H04Q2213/1331 ,  H04Q2213/13322 ,  H04Q2213/1336

    Abstract: Die vorliegende Erfindung betrifft ein Verfahren sowie ein Kompensationsmodul (MOD1) zur Phasenkompensation zwischen einem ersten Taktsignal (TS1) und einem zweiten Taktsignal (TS2), die dem Kompensationsmodul (MOD1, MOD2) übermittelt werden, das insbesondere ein Kompensationsmodul in einem Telekommunikationsnetz oder in einem Netzknoten eines Telekommunikationsnetzes ist.
    Dabei wird vorgeschlagen, dass das Kompensationsmodul (MOD1, MOD2) das mindestens eine erste Taktsignal (TS1) um eine vorbestimmte erste Verzögerungsdauer (VZ1) zu einem verzögerten ersten Taktsignal (TS1d) verzögert, dass das Kompensationsmodul (MOD1) das zweite Taktsignal (TS2) um eine vorbestimmte zweite Verzögerungsdauer (VZ2) zu einem verzögerten zweiten Taktsignal (TS2d) verzögert, und dass das Kompensationsmodul (MOD1) die zweite Verzögerungsdauer (VZ2) derart modifiziert, dass das verzögerte zweite Taktsignal (TS2d) an die Phase des verzögerten ersten Taktsignals (TS1d) angepasst ist.

    Abstract translation: 本发明涉及对应于所述补偿模块（MOD1，MOD2）的方法和用于第一时钟信号（TS1）和第二时钟信号（TS2）之间的相位补偿的补偿模块（MOD1）被发送，尤其是，在一个电信网络中的补偿模块，或在一个 是电信网络的网络节点。 有人建议，该补偿模块（MOD1，MOD2）所述至少一个第一时钟信号（TS1）由预定的第一延迟时间（VZ1），以形成一延迟的第一时钟信号（TS1d）被延迟，使得补偿模块（MOD1），第二时钟信号（TS2） 通过预定的第二延迟时间（VZ2），以形成一延迟的第二时钟信号（TS2d）被延迟，并且所述补偿模块（MOD1），第二延迟时间（VZ2）修饰，使得延迟的第二时钟信号（TS2d）（以延迟的第一时钟信号的相位 TS1d）适用。

    Rotator switch data path structures
    3.
    发明公开
    Rotator switch data path structures 有权
    Datenpfadstrukturen mit Rotatorumschalter

    公开(公告)号：EP0966123A2

    公开(公告)日：1999-12-22

    申请号：EP99302716.8

    申请日：1999-04-07

    Applicant: NORTEL NETWORKS CORPORATION

    Inventor： Fisher, David Anthony ,  Langevin, Michel

    IPC: H04J3/16

    CPC classification number: H04Q3/68 ,  H04Q2213/1301 ,  H04Q2213/1302 ,  H04Q2213/1304 ,  H04Q2213/13103 ,  H04Q2213/13166 ,  H04Q2213/1331 ,  H04Q2213/1334

    Abstract: Several rotator switch architectures are provided that enhance performance of a basic rotator switch. The rotator switches having double buffered tandem nodes, multiplexing two or more sources onto each tandem node, partitioning the rotator into two or more parallel space switches, two or more rotator planes multiplexing from/to source and destination nodes to provide data path redundancy, priority queueing on source nodes scheduled locally or globally, or redundancy in the schedulers are shown.

    Abstract translation: 提供了几种旋转开关结构，可提高基本旋转开关的性能。 旋转器开关具有双缓冲串联节点，将两个或多个源复用到每个汇接节点上，将旋转器分成两个或更多个并行空间交换机，从/到源节点和目的地节点复用的两个或多个旋转平面，以提供数据路径冗余，优先级 在本地或全局调度的源节点上排队，或者显示调度器中的冗余。

    TIME SWITCH STAGES AND SWITCHES
    7.
    发明公开
    TIME SWITCH STAGES AND SWITCHES 失效
    TIME教育水平和调停要素

    公开(公告)号：EP0966861A1

    公开(公告)日：1999-12-29

    申请号：EP98909901.0

    申请日：1998-03-02

    Applicant: TELEFONAKTIEBOLAGET L M ERICSSON (publ)

    Inventor： OLSSON, Fredrik ,  LINDBERG, Mikael ,  HANSSON, Ulf

    IPC: H04Q11

    CPC classification number: H04Q11/06 ,  H04Q2213/13056 ,  H04Q2213/13103 ,  H04Q2213/13208 ,  H04Q2213/13213 ,  H04Q2213/1331

    Abstract: The invention relates to the preservation of sequence integrity (TSSI) and frame integrity (TSFI) in switching wideband connections through a switch or a switch stage. The speech memory (17) in a switch stage (6.n) in the switch is extended to include storage positions (44.n) that in number correspond to the number of time slots in two frames. These storage positions are arranged into two parts (48, 49) of the same size in the speech memory (17). Furthermore, there is provided a delay control unit (26) in the time switch stage (6.n) for generating delay information based on control information in the control memory (23) of the switch stage (6.n) and a determined part of the counter information from a time slot counter circuit (28). This delay information controls, for each time slot, to/from (depending on if the speech memory (17) is arranged in an outgoing stage or an incoming stage) which one of the first (48) and second part (49) of the speech memory (17) that user data is switched.

    Verfahren und Kompensationsmodul zur Phasenkompensation von Taktsignalen
    10.
    发明公开
    Verfahren und Kompensationsmodul zur Phasenkompensation von Taktsignalen 有权
    对于时钟信号的相位补偿方法和补偿模块

    公开(公告)号：EP1223698A3

    公开(公告)日：2005-12-21

    申请号：EP01440417.2

    申请日：2001-12-10

    Applicant: ALCATEL

    Inventor： Wolf, Dr., Michael Joachim ,  Höhn, Jürgen ,  Beisel, Werner

    IPC: H04J3/06 ,  H04L7/00 ,  H04Q11/04

    CPC classification number: H04J3/0688 ,  H04J2203/0003 ,  H04Q2213/13214 ,  H04Q2213/1331 ,  H04Q2213/13322 ,  H04Q2213/1336

    Abstract: Die vorliegende Erfindung betrifft ein Verfahren sowie ein Kompensationsmodul (MOD1) zur Phasenkompensation zwischen einem ersten Taktsignal (TS1) und einem zweiten Taktsignal (TS2), die dem Kompensationsmodul (MOD1, MOD2) übermittelt werden, das insbesondere ein Kompensationsmodul in einem Telekommunikationsnetz oder in einem Netzknoten eines Telekommunikationsnetzes ist.
    Dabei wird vorgeschlagen, dass das Kompensationsmodul (MOD1, MOD2) das mindestens eine erste Taktsignal (TS1) um eine vorbestimmte erste Verzögerungsdauer (VZ1) zu einem verzögerten ersten Taktsignal (TS1d) verzögert, dass das Kompensationsmodul (MOD1) das zweite Taktsignal (TS2) um eine vorbestimmte zweite Verzögerungsdauer (VZ2) zu einem verzögerten zweiten Taktsignal (TS2d) verzögert, und dass das Kompensationsmodul (MOD1) die zweite Verzögerungsdauer (VZ2) derart modifiziert, dass das verzögerte zweite Taktsignal (TS2d) an die Phase des verzögerten ersten Taktsignals (TS1d) angepasst ist.

Patent Agency Ranking