公开(公告)号：EP3998705B1

公开(公告)日：2024-07-10

申请号：EP21777918.0

申请日：2021-06-01

IPC分类号： H03K5/13 ,  H03K5/134 ,  H03K5/00

CPC分类号： H03K5/134 ,  H03K2005/0019520130101 ,  H03K2005/0012320130101 ,  H03K5/00 ,  H03K5/13

公开(公告)号：EP4376217A1

公开(公告)日：2024-05-29

申请号：EP22208809.8

申请日：2022-11-22

申请人： Infineon Technologies AG

发明人： RIMMELSPACHER, Johannes Klaus ,  SOLOMKO, Valentyn ,  BAENISCH, Andreas ,  BAUDER, Rüdiger ,  SCHNIEDER, Ralf ,  PAUER, Martin

IPC分类号： H01Q3/26 ,  H03K5/13 ,  H03K5/00

CPC分类号： H01Q3/2682 ,  H03K2005/0001920130101 ,  H03K5/13

摘要： According to an embodiment, a device (10) is provided which comprises an interface (11) that receives a first clock signal (ck1). A delay circuit (15) adds variable delays to the first clock signal (ck1) based on a delay control signal (13) to generate a second clock signal (ck2) with variable delays. The delay control (13) signal is generated by a controller (12) clocked by the second clock signal (ck2). The device further comprises a radio frequency path (14). The device (10) controls the radio frequency path (14) based on the second clock signal (ck2).

公开(公告)号：EP3928068A1

公开(公告)日：2021-12-29

申请号：EP20707744.7

申请日：2020-02-18

申请人： The Secretary of State For Defence

发明人： HILLIER, David lanto ,  WINTER, David Norman

IPC分类号： G01J11/00 ,  G01R29/02 ,  G01S7/486 ,  H01S3/00 ,  H03K5/13

公开(公告)号：EP3657676B1

公开(公告)日：2021-11-03

申请号：EP19211628.3

申请日：2019-11-26

发明人： MUSSI, Giorgio ,  LANGFELDER, Giacomo ,  VALZASINA, Carlo ,  GATTERE, Gabriele

IPC分类号： H03K5/13 ,  H03K5/156

公开(公告)号：EP3319249B1

公开(公告)日：2021-10-20

申请号：EP16817101.5

申请日：2016-06-01

发明人： LIU, Xinliang

IPC分类号： H04L7/10 ,  H03M9/00 ,  H04L1/00 ,  H04B17/30 ,  H03K5/13

公开(公告)号：EP3375087B1

公开(公告)日：2021-09-15

申请号：EP17797142.1

申请日：2017-11-08

发明人： ECCARIUS, Michael ,  WYSTUP, Ralph

IPC分类号： H02P27/08 ,  H03K5/13 ,  H03K5/156

公开(公告)号：EP3866340A1

公开(公告)日：2021-08-18

申请号：EP21154742.7

申请日：2021-02-02

申请人： Mitsumi Electric Co., Ltd.

发明人： KUMAGAI, Keizo

IPC分类号： H03K3/017 ,  H03K5/04 ,  H03K5/13

摘要： A pulse signal sending circuit (10) that outputs pulse signals from an output terminal includes: an output transistor (11); an inverter circuit (12); and a delay circuit (13). The output transistor includes a drain terminal connected to the output terminal. The inverter circuit is connected to a gate terminal of the output transistor and outputs a signal to be input to the gate terminal of the output transistor. The delay circuit receives a pulse signal as an input and delays rising or falling of the input pulse signal. The pulse signal delayed by the delay circuit is input to the inverter circuit.

公开(公告)号：EP3258600B1

公开(公告)日：2020-04-01

申请号：EP17172687.0

申请日：2017-05-24

申请人： MediaTek Inc.

发明人： Lin, Ying-Zu ,  Chu, Rong-Sing

IPC分类号： H03K5/13 ,  H03M1/00 ,  H03K3/023

公开(公告)号：EP3345333B1

公开(公告)日：2020-03-18

申请号：EP16753547.5

申请日：2016-08-09

申请人： QUALCOMM Incorporated

发明人： DUAN, Ying ,  LEE, Chulkyu ,  DANG, Harry ,  KWON, Ohjoon

IPC分类号： H04L7/033 ,  H03K5/13 ,  H04L25/02

公开(公告)号：EP3014770B1

公开(公告)日：2020-01-01

申请号：EP13887882.2

申请日：2013-06-28

申请人： Intel Corporation

发明人： Krishnamurthy, Harish K. ,  Matthew, George E. ,  Thiruvengadam, Bharani

IPC分类号： H03K7/08 ,  H02M7/00 ,  H03K5/13 ,  H03L7/081 ,  H02M3/157