-
公开(公告)号：JP2017126744A
公开(公告)日：2017-07-20
申请号：JP2017000665
申请日：2017-01-05
Applicant: 国立研究開発法人産業技術総合研究所
IPC: H01L21/768 , H01L21/3205 , H01L23/532 , H01L25/065 , H01L25/07 , H01L25/18 , H01L23/12 , H01L23/522
CPC classification number: H01L21/76895 , H01L21/76802 , H01L21/76877 , H01L21/76898 , H01L23/481 , H01L23/53228 , H01L23/535 , H01L21/76831 , H01L2224/16145 , H01L2224/73204
Abstract: 【課題】スルーホールの底部に形成された側壁絶縁膜を除去する工程を経ずに製造でき、電気特性及び機械的信頼性を向上させた貫通電極及びその製造方法、並びに半導体装置及びその製造方法を提供する。 【解決手段】本発明は、半導体基板に形成された貫通電極であって、導電層と、導電層と半導体基板との間に形成され、下記化学式(1)で示される側壁絶縁膜と、導電層と半導体基板との間に形成され、半導体基板と同じ材料を含む筒形状の半導体層と、を有する。 【選択図】なし
-
公开(公告)号：JP6519785B2
公开(公告)日：2019-05-29
申请号：JP2015096523
申请日：2015-05-11
Applicant: 国立研究開発法人産業技術総合研究所
IPC: H01L21/768 , H01L23/522 , H01L25/065 , H01L25/07 , H01L25/18 , H01L21/3205
-
公开(公告)号：JP5967678B2
公开(公告)日：2016-08-10
申请号：JP2014536718
申请日：2013-08-29
Applicant: 国立研究開発法人産業技術総合研究所
IPC: H01L21/60 , H01L25/065 , H01L25/07 , H01L25/18 , H01L23/12 , H01L21/607
CPC classification number: H01L24/13 , H01L23/49811 , H01L24/11 , H01L24/16 , H01L24/81 , H01L2224/0345 , H01L2224/0347 , H01L2224/0401 , H01L2224/05568 , H01L2224/05644 , H01L2224/1145 , H01L2224/11472 , H01L2224/13014 , H01L2224/13016 , H01L2224/13017 , H01L2224/13023 , H01L2224/13144 , H01L2224/13147 , H01L2224/13562 , H01L2224/1357 , H01L2224/13644 , H01L2224/13647 , H01L2224/16237 , H01L2224/16238 , H01L2224/75343 , H01L2224/75745 , H01L2224/75753 , H01L2224/8113 , H01L2224/81132 , H01L2224/8114 , H01L2224/81191 , H01L2224/81205 , H01L2224/81444 , H01L2224/81895 , H01L23/544 , H01L24/75 , H01L2924/00014
-
公开(公告)号：JP5827277B2
公开(公告)日：2015-12-02
申请号：JP2013160954
申请日：2013-08-02
Applicant: 株式会社岡本工作機械製作所 , 国立研究開発法人産業技術総合研究所 , アプリシアテクノロジー株式会社
IPC: H01L21/3205 , H01L21/768 , H01L23/522 , H01L21/304
-
公开(公告)号：JP2015211097A
公开(公告)日：2015-11-24
申请号：JP2014090892
申请日：2014-04-25
Applicant: 国立研究開発法人産業技術総合研究所 , 株式会社アリーナ
IPC: H05K3/46
Abstract: 【課題】電源回路のインピーダンスを小さく抑え、安定した電源供給により超高速信号伝送が可能な部品内蔵基板を提供する。 【解決手段】LSIチップ5と、前記LSIチップの電源端子に接続される電源回路8が形成されたビルドアップ層4と、前記ビルドアップ層が積層されたコア層3と、前記コア層に部品として内蔵され、前記ビルドアップ層の前記電源回路に接続されて前記電源回路に対するキャパシタを形成する複数のチップキャパシタ7とを備え、前記チップキャパシタは、1平方cmの領域あたり少なくとも100個以上が配列されている。 【選択図】図1
Abstract translation: 要解决的问题：提供一种通过使电源电路的阻抗最小化而允许具有稳定电源的超高速信号传输的部件内置基板。解决方案：组件内置基板包括LSI芯片5 ，其上形成有用于与LSI芯片的电源端子连接的电源电路8的堆积层4，层叠有积聚层4的芯层3和多个芯片电容器7 内置在芯层3中作为元件，并与积层4的电源电路连接，形成用于电源电路的电容器。 每个面积为1平方厘米的芯片电容器至少设置100个。
-
公开(公告)号：JP6803042B2
公开(公告)日：2020-12-23
申请号：JP2017000665
申请日：2017-01-05
Applicant: 国立研究開発法人産業技術総合研究所
IPC: H01L21/768 , H01L23/522 , H01L23/532 , H01L25/065 , H01L25/07 , H01L25/18 , H01L23/12 , H01L21/3205
-
公开(公告)号：JP2019117957A
公开(公告)日：2019-07-18
申请号：JP2019082521
申请日：2019-04-24
Applicant: 国立研究開発法人産業技術総合研究所 , 株式会社アリーナ
Abstract: 【課題】電源回路のインピーダンスを小さく抑え、安定した電源供給により超高速信号伝送が可能な部品内蔵基板を提供する。 【解決手段】Vcc層とグランド層とが絶縁層を介して積層された電源回路8が形成され、前記電源回路に前記LSIチップの電源端子がビアを介して接続されるビルドアップ層4と、コア層3の上層に内蔵され、基板面方向に沿って配置された複数のチップキャパシタ7とを備え、前記複数のチップキャパシタは、前記ビルドアップ層に形成された前記電源回路に対し、並列に、かつ直接的に接続されて前記電源回路に対するデカップリングキャパシタを形成する。 【選択図】図1
