公开(公告)号：KR1020100122258A

公开(公告)日：2010-11-22

申请号：KR1020090041209

申请日：2009-05-12

申请人： 전자부품연구원

发明人： 유찬세 ,  김동수 ,  유종인 ,  이우성

IPC分类号： H01P1/205

CPC分类号： H01P1/205 ,  H01P1/2088 ,  H01P7/065 ,  H05K1/0221

摘要： PURPOSE: The ultra-wideband construct of filter and printed circuit board including the same directly embodies the construct of filter in the printed circuit board used for the specific module. The chip filter purchasing cost and chip filter built-in cost are reduced. CONSTITUTION: In the lowest side(100) and top surface(700) of the PCB substrate, the front side ground metal pattern is formed. The resonator circuit pattern is formed in the second metal layer of the second dielectric layer(400) top. Capacitors for the matching property improvement are formed in the first metal layer of the first dielectric layer(200) top.

摘要翻译： 目的：过滤器和印刷电路板的超宽带结构包括相同的直接体现了用于特定模块的印刷电路板中的滤波器结构。 芯片滤波器采购成本和芯片滤波器内置成本降低。 构成：在PCB基板的最下面（100）和顶面（700）上，形成前侧接地金属图案。 谐振器电路图案形成在第二介电层（400）顶部的第二金属层中。 用于匹配性能改进的电容器形成在第一介电层（200）顶部的第一金属层中。

公开(公告)号：KR100963199B1

公开(公告)日：2010-06-14

申请号：KR1020080054580

申请日：2008-06-11

申请人： 전자부품연구원

发明人： 박세훈 ,  이우성

IPC分类号： H05K1/18 ,  H05K3/40

摘要： 본 발명은 능동 소자 칩 내장형 기판 및 그의 제조 방법에 관한 것으로, 능동 소자 칩을 감싸고 있는 제 1 폴리머의 열팽창계수가 능동 소자 칩의 열팽창계수와 동일하거나 낮기 때문에 열에 의하여 기판이 휘어지는 것을 방지할 수 있는 장점이 있다.
또한, 본 발명은 능동 소자가 형성된 웨이퍼의 상부에 제 1 폴리머가 코팅되어 있어, 웨이퍼의 그라인딩 공정, 칩 다이싱 공정과 칩 실장 공정에서 칩의 손상을 방지할 수 있는 장점이 있다.
능동, 칩, 기판, 구리, 폴리머, 라미네이트

公开(公告)号：KR1020090072100A

公开(公告)日：2009-07-02

申请号：KR1020070140098

申请日：2007-12-28

申请人： 전자부품연구원

发明人： 김동수 ,  유찬세 ,  이우성

IPC分类号： H01Q13/08 ,  H01Q1/38 ,  H01Q1/24

摘要： A chip antenna for UWB(Ultra Wide Band) is provided to reduce an antenna size by performing a laminated type chip antenna using high dielectric constant material. A radiation device(100) has a multilayer structure. The radiation device comprises a top plate dielectric(101), a bottom plate dielectric(103), and a metal pattern(102). The metal pattern is interposed between the top plate dielectric and the bottom plate dielectric. A feed line(200) is connected to the radiation device. The feed line is formed into a micro strip shape. A dielectric substrate(500) is arranged between a top ground plane(301) and a bottom ground plane(302). A top via(401) for feeding connects the radiation device to the feed line. A bottom via(402) for feeding connects the feed line, the dielectric substrate, and a bottom ground plane. A dummy pad(600) attaches the radiation device to the dielectric substrate.

摘要翻译： 提供了一种用于UWB（超宽带）的芯片天线，通过使用高介电常数材料执行层叠型芯片天线来减小天线尺寸。 辐射装置（100）具有多层结构。 辐射装置包括顶板电介质（101），底板电介质（103）和金属图案（102）。 金属图案插入在顶板电介质和底板电介质之间。 馈线（200）连接到辐射装置。 供给线形成为微带状。 电介质基板（500）设置在顶部接地平面（301）和底部接地平面（302）之间。 用于进给的顶部通孔（401）将辐射装置连接到进料管线。 用于进给的底部通孔（402）连接馈电线，电介质基底和底部接地平面。 虚拟焊盘（600）将辐射装置附接​​到电介质基板。

公开(公告)号：KR100867661B1

公开(公告)日：2008-11-10

申请号：KR1020060134758

申请日：2006-12-27

申请人： 전자부품연구원

发明人： 유명재 ,  이우성

IPC分类号： C08L71/12 ,  C08L25/06

摘要： 본 발명은 열경화성 수지 조성물에 관한 것으로, 특히 폴리페닐렌옥사이드(PPO)를 포함하여 이루어진 모수지; 가교제; 및 개시제가 포함되어 이루어진, 고주파 저유전율 저손실의 열경화성 수지 조성물에 대한 것이다. 이러한 본 발명의 열경화성 수지 조성물은 고주파 대역에서 우수한 전기적 특성을 가지는 폴리페닐렌옥사이드 수지를 포함함으로써, 프리프레그, 시트, 필름, 테이프, 적층판, 회로용 적층재 또는 프린트 배선용 기판 등을 제조하는데 이용되어, 상기 프린트 배선용 기판 등이 종래의 수지 조성물에 의하는 것보다 작은 유전율 및 유전손실을 가지게 할 수 있는 효과가 있다.
폴리페닐렌옥사이드, 프리프레그, 프린트 배선용 기판

公开(公告)号：KR100832803B1

公开(公告)日：2008-05-27

申请号：KR1020060076775

申请日：2006-08-14

申请人： 전자부품연구원

发明人： 유명재 ,  박성대 ,  이우성 ,  박세훈 ,  임진규

IPC分类号： C08L71/12 ,  C08L25/06

摘要： 본 발명은 프린트 배선용 기판에 사용되는 저유전율 저손실의 열경화성 복합 수지 조성물에 관한 것으로, 특히 폴리페닐렌옥사이드(PPO)와 폴리스티렌(PS)이 6:4 내지 8:2 의 중량비율로 혼합된 모수지; 상기 모수지에 대하여 1:9 내지 3:7의 중량비율에 해당하는 양의 가교제; 상기 모수지에 대하여 1:10 내지 1:5의 중량비율에 해당하는 양의 첨가제; 및 상기 가교제에 대하여 1:20 내지 1:5의 중량비율에 해당하는 양의 개시제가 포함된 저유전율 저손실의 열경화성 복합 수지 조성물인 것을 특징으로 한다. 이러한 본 발명은 고주파 영역에서 우수한 전기적 특성을 가지는 폴리페닐렌옥사이드 수지를 포함하여 프린트 배선용 기판, 프리프레그, 시트, 필름, 테이프, 적층판 또는 회로용 적층재 등을 제조하는데 이용됨으로써, 상기 프린트 배선용 기판 등이 종래의 복합 수지 조성물에 의하는 것보다 작은 유전율 및 유전손실을 가지게 할 수 있는 효과가 있다.
프린트 배선용 기판, 프리프레그, 폴리페닐렌옥사이드

公开(公告)号：KR100813888B1

公开(公告)日：2008-03-18

申请号：KR1020060134769

申请日：2006-12-27

申请人： 전자부품연구원

发明人： 유명재 ,  이우성

IPC分类号： C08L101/00 ,  C08L23/00

摘要： A thermosetting resin composition is provided to ensure a low dielectric constant and low dielectric loss in fabricating a printed circuit board, and to impart transmission characteristics suitable for a high frequency range to a printed circuit board. A thermosetting resin composition having a low dielectric constant and low dielectric loss in a high frequency range comprises: a matrix resin formed of a solid phase single cycloolefin resin; an organic solvent for dissolving the matrix resin; a crosslinking agent used in an amount corresponding to a weight ratio of 1/20 to 1/3 based on the weight of the matrix resin. In the composition, the crosslinking agent modifies the properties of the matrix resin so as to realize improved dielectric properties in a high frequency range in a GHz scale.

摘要翻译： 提供一种热固性树脂组合物以确保制造印刷电路板时的低介电常数和低的介电损耗，并将适合于高频范围的传输特性赋予印刷电路板。 在高频范围内具有低介电常数和低介电损耗的热固性树脂组合物包括：由固相单环烯烃树脂形成的基体树脂; 用于溶解基质树脂的有机溶剂; 交联剂的使用量相当于基体树脂重量的1/20〜1/3的重量比。 在组合物中，交联剂改变基体树脂的性质，以便在GHz的高频范围内实现改进的介电特性。

公开(公告)号：KR100784127B1

公开(公告)日：2007-12-12

申请号：KR1020050122266

申请日：2005-12-13

申请人： 전자부품연구원

发明人： 박세훈 ,  박성대 ,  유명재 ,  강남기 ,  이우성

IPC分类号： H05K3/46

摘要： 본 발명은 다층 인쇄회로기판의 제조방법에 관한 것으로서, 절연층, 상기 절연층의 일면에 형성된 보호 필름, 상기 절연층의 타면에 형성된 금속 박막으로 이루어지며, 상기 절연층 및 보호 필름을 관통하는 관통공을 구비한 복수의 적층판을 준비하는 단계; 상기 각 적층판의 관통공을 충진하여 범프(Bump)를 형성하는 단계; 상기 보호 필름을 박리하는 단계; 상기 금속 박막을 식각하여, 상기 각 적층판에 회로 패턴을 형성하는 단계; 상기 각 적층판을 압착하는 단계를 포함하여 이루어지며, 상기 관통공에 충진된 범프는 도금법에 의해 형성된다.
본 발명은 이러한 특징에 의해, 범프가 보호 필름의 박리에 의해 손상되는 것을 방지할 수 있을 뿐만 아니라, 범프의 저항을 낮추어 다층 인쇄회로기판의 발열을 감소시킬 수 있다.
다층 인쇄회로기판, 범프(Bump)

公开(公告)号：KR100734244B1

公开(公告)日：2007-07-02

申请号：KR1020060048170

申请日：2006-05-29

申请人： 전자부품연구원

发明人： 박세훈 ,  박성대 ,  유명재 ,  강남기 ,  이우성 ,  박종철

IPC分类号： H05K3/46

摘要： A multilayer printed circuit board and a method for manufacturing the same are provided to control a height of a conductive bump by adjusting a thickness of a copper foil when forming the copper foil. A method for manufacturing a multilayer printed circuit board includes the steps of: forming a first laminated plate(A) and a second laminated plate(B) having circuit patterns on upper and lower surfaces of a first insulating layer, a via hole which penetrates the first insulating layer and the circuit patterns to electrically connect the circuit patterns, and a conductive paste filled in the via hole; forming an interlayer connection layer(C) having a via hole in a second insulating layer, and a conductive paste filled in the via hole to be protruded from upper and lower surfaces of the second insulating layer; and thermally compressing the first laminated plate(A), the second laminated plate(B), and the interlayer connection plate(C) interposed between the first laminated plate(A) and the second laminated plate(B) whose via holes are located on the same line.

摘要翻译： 提供一种多层印刷电路板及其制造方法，以在形成铜箔时通过调整铜箔的厚度来控制导电性凸块的高度。 一种制造多层印刷电路板的方法包括以下步骤：在第一绝缘层的上表面和下表面上形成具有电路图案的第一层压板（A）和第二层压板（B），穿透 第一绝缘层和用于电连接电路图案的电路图案以及填充在通孔中的导电膏; 在第二绝缘层中形成具有通孔的层间连接层（C），以及填充在通孔中以从第二绝缘层的上表面和下表面突出的导电膏; （A）和第二层压板（B）之间的第一层压板（A），第二层压板（B）和层间连接板（C）进行热压缩，所述第一层压板（A）和第二层压板 同一条线。

公开(公告)号：KR1020070062638A

公开(公告)日：2007-06-18

申请号：KR1020050122266

申请日：2005-12-13

申请人： 전자부품연구원

发明人： 박세훈 ,  박성대 ,  유명재 ,  강남기 ,  이우성

IPC分类号： H05K3/46

CPC分类号： H05K3/429 ,  H05K3/4007 ,  H05K3/423

摘要： A method for manufacturing a multiple-layer printed circuit board is provided to shorten a bump forming time by forming a bump inside a penetration hole through an electrolytic plating. A method for manufacturing a multiple-layer printed circuit board includes the steps of: preparing a plurality of stacking plates having an insulation layer(10), a protection film(11) formed on a side of the insulation layer(10), a metal thin film(12) formed on the other side of the insulation layer(10), and a penetration hole(13) to penetrate the insulation layer(10) and the protection film(11); forming a bump by filling the penetration hole(13) of each of the stacking plates; exfoliating the protection film(11); forming a circuit pattern on each of the stacking plates by etching the metal thin film(12); and compressing each of the stacking plates. The bump filled in the penetration hole(13) is formed by a plating process.

摘要翻译： 提供一种制造多层印刷电路板的方法，用于通过在电镀中在穿透孔内形成凸起来缩短凸块形成时间。 一种制造多层印刷电路板的方法包括以下步骤：制备具有绝缘层（10），形成在绝缘层（10）侧的保护膜（11）的多个堆叠板，金属 形成在绝缘层（10）的另一侧的薄膜（12）和穿透绝缘层（10）和保护膜（11）的穿透孔（13）。 通过填充每个堆叠板的贯通孔（13）形成凸块; 剥离保护膜（11）; 通过蚀刻金属薄膜（12）在每个堆叠板上形成电路图案; 并压缩每个堆叠板。 填充在贯通孔（13）中的凸块通过电镀工艺形成。

公开(公告)号：KR100563892B1

公开(公告)日：2006-03-24

申请号：KR1020030057422

申请日：2003-08-20

申请人： 전자부품연구원

发明人： 박종철 ,  이우성 ,  유찬세 ,  김경철

IPC分类号： H04B1/40

摘要： 본 발명은, 듀얼 밴드 이동 통신 단말기의 전압 제어 발진기에 관한 것으로서, 인덕터나, 커패시터 등의 전압 제어 발진기용 단위 소자들이 PCB기판에 칩 부품 형태로 실장되는 종래의 2차원적인 구조와는 달리, 관련 단위 소자들이 유전체 기판, 예컨대 세라믹 시트(sheet)를 적층하고 일체화시켜 3차원적인 구조로 형성함으로써, 종래와 같이 칩부품을 사용하지 않아도 되어 칩부품 비용과 그 실장 비용을 절감할 수 있고, 3차원적으로 모듈을 제조할 수 있어 그 크기를 종래의 스위칭 소자보다 최소화할 수 있도록 하며, 더불어 최상면의 유전체 기판에는, 개별 전압 제어 발진기 각각에 사용되는 공진 주파수 조절용의 커패시터 패턴을 인쇄하여 튜닝(tuning)이 종래 보다 쉽게 가능하도록 한다.
듀얼, 밴드, 적층, 전압, 발진기, 유전체, 기판, 세라믹