公开(公告)号：KR101718458B1

公开(公告)日：2017-03-22

申请号：KR1020100113488

申请日：2010-11-15

申请人： 삼성전자주식회사

发明人： 손종필 ,  장성진 ,  문병식 ,  박주섭

IPC分类号： G11C17/14 ,  G11C17/18 ,  H01L27/10

CPC分类号： H01L27/101 ,  G11C17/14 ,  G11C17/18 ,  H01L2924/0002 ,  H01L2924/00

摘要： 퓨즈를구비하는반도체장치및 그동작방법이개시된다. 상기반도체장치는, 다수의로우및 칼럼을갖는안티퓨즈어레이와, 상기안티퓨즈어레이로부터로우단위로퓨즈데이터를병렬수신하는제1 레지스터부및 상기제1 레지스터부로부터상기퓨즈데이터를적어도하나의비트씩순차적으로수신하는제2 레지스터부를구비하는것을특징으로한다.

公开(公告)号：KR101710056B1

公开(公告)日：2017-02-27

申请号：KR1020100077102

申请日：2010-08-11

申请人： 삼성전자주식회사

发明人： 김진호 ,  손종필 ,  장성진 ,  문병식 ,  오승훈 ,  박주섭

IPC分类号： G11C29/04 ,  G11C16/10 ,  G11C17/16 ,  G11C29/02 ,  G11C11/56 ,  G11C16/34

CPC分类号： G11C29/027 ,  G11C17/16 ,  G11C29/04

摘要： 퓨즈회로는프로그램부, 센싱부및 제어부를포함한다. 프로그램부는프로그램신호에응답하여프로그램되고, 센싱인에이블신호에응답하여프로그램출력신호를출력한다. 센싱부는제어신호에기초하여저항값이가변되는가변저항부를포함하고, 가변저항부의저항값 및프로그램출력신호에기초하여센싱출력신호를생성한다. 제어부는동작모드에따라서상기제어신호를변경하고, 상기센싱출력신호에기초하여프로그램부를리프로그램시킨다.

摘要翻译： 熔丝电路包括程序单元，感测单元和控制单元。 程序单元响应于程序信号被编程，并且响应于感测使能信号而输出程序输出信号。 感测单元包括具有基于控制信号而变化的电阻的可变电阻器单元，并且基于可变电阻器单元的电阻和程序输出信号产生感测输出信号。 控制单元产生具有根据操作模式改变的值的控制信号，并且基于感测输出信号执行关于节目单元的验证操作以产生验证结果。 程序单元可以基于验证结果重新编程。

公开(公告)号：KR101699230B1

公开(公告)日：2017-01-25

申请号：KR1020100083785

申请日：2010-08-30

申请人： 삼성전자주식회사

发明人： 손종필 ,  장성진 ,  문병식 ,  김두영 ,  박주섭

IPC分类号： H01L27/02 ,  H01L27/10 ,  H01L27/115 ,  H01L21/8247

CPC分类号： G11C11/405 ,  G11C17/16 ,  G11C17/165 ,  H01L27/101 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/66537 ,  H01L29/7835

摘要： 메모리셀은선택트랜지스터및 안티퓨즈를포함한다. 선택트랜지스터는기판상에배치되고, 독출워드라인에연결되는제1 게이트, 제1 게이트를기판과절연시키는제1 게이트절연층, 비트라인에연결되는제1 소스영역및 제1 소스영역보다낮은불순물농도를갖는제1 드레인영역을구비한다. 안티퓨즈는기판상에배치되고, 프로그램워드라인에연결되는제1 단및 선택트랜지스터에연결되는제2 단을구비한다. 메모리셀은선택트랜지스터에서의게이트-생성드레인누설전류의발생을억제함으로써프로그램방해를줄일수 있다.

摘要翻译： 存储单元包括衬底上的选择晶体管和衬底上的反熔丝。 选择晶体管包括连接到读字线的第一栅极，将第一栅极与衬底绝缘的第一栅极绝缘层，连接到位线的第一源极区域和第一漏极区域，第一漏极区域的杂质浓度 漏极区域低于第一源极区域的杂质浓度。 反熔丝包括连接到编程字线的第一电极和连接到选择晶体管的第二电极。

公开(公告)号：KR101622922B1

公开(公告)日：2016-05-20

申请号：KR1020090019324

申请日：2009-03-06

申请人： 삼성전자주식회사

发明人： 문종호 ,  장성진

IPC分类号： G11C11/4094 ,  G11C11/4091 ,  G11C11/4074 ,  G11C11/4093

CPC分类号： G11C7/1048 ,  G11C11/4096

摘要： 비트라인디스터브를방지또는최소화하고전력소비를줄임과아울러저전압고속동작을수행할수 있는반도체메모리장치가개시된다. 그러한반도체메모리장치의데이터패쓰회로는, 제1 전원전압에의해구동되는비트라인센스앰프와; 로컬입출력라인센스앰프와; 상기비트라인센스앰프에연결된비트라인페어와상기로컬입출력라인센스앰프에연결된로컬입출력라인페어사이를컬럼선택신호에응답하여동작적으로서로연결하는컬럼선택부와; 상기컬럼선택신호가비활성화되는구간에서상기로컬입출력라인페어를상기제1 전원전압의레벨과는다른제2 전원전압의레벨로프리차아지하는로컬입출력라인프리차아지부를구비한다. 본발명의실시예의회로에따르면, 로컬입출력라인에서비트라인으로의차아지전달현상이발생되어나타나는비트라인디스터브에보다강해지고, 전력소비가줄어들며, 저전압고속동작에보다유리해진다.

公开(公告)号：KR1020160051543A

公开(公告)日：2016-05-11

申请号：KR1020150082570

申请日：2015-06-11

申请人： 삼성전자주식회사

发明人： 김혜란 ,  오태영 ,  장성진

IPC分类号： G11C5/14 ,  G11C7/10 ,  G11C7/22 ,  G11C11/4072

摘要： 전력모드에따라선택적으로동작되는메모리장치가개시된다. 메모리장치는메모리셀 어레이, 페이지사이즈변경회로, 그리고인코딩및 디코딩변경회로를포함한다. 페이지사이즈변경회로는전력모드에따라메모리셀 어레이에서프리패치되는데이터를변경한다. 인코딩및 디코딩변경회로는전력모드에따라데이터핀들로인가되는데이터에기초하여메모리셀 어레이에기입되는데이터비트들로변환되도록하는디코딩동작을수행하고, 메모리셀 어레이로부터독출되는데이터비트들을데이터핀들으로출력시키는인코딩동작을수행한다.

摘要翻译： 公开了根据功率模式选择性地操作的存储器件。 存储器件包括存储单元阵列，页面大小改变电路和编码和解码改变电路。 页面大小改变电路根据功率模式改变在存储单元阵列中预取的数据。 编码和解码改变电路执行将根据功率模式应用于数据引脚的数据转换成要写入存储单元阵列的数据位的解码操作，以及将从存储单元阵列读出的数据位输出到 数据引脚，从而降低功耗。

公开(公告)号：KR1020120052454A

公开(公告)日：2012-05-24

申请号：KR1020100113488

申请日：2010-11-15

申请人： 삼성전자주식회사

发明人： 손종필 ,  장성진 ,  문병식 ,  박주섭

IPC分类号： G11C17/14 ,  G11C17/18 ,  H01L27/10

CPC分类号： H01L27/101 ,  G11C17/14 ,  G11C17/18 ,  H01L2924/0002 ,  H01L2924/00

摘要： PURPOSE: A semiconductor device including a fuse array and an operating method thereof are provided to omit an access operation of unnecessary information about an anti-fuse by implementing an anti-fuse with an array structure. CONSTITUTION: An anti-fuse array(1100) has a plurality of rows and columns. A first register unit(1400) receives fuse data from the anti-fuse array in parallel. A second register unit(1500) successively receives the fuse data from the first register unit at least one bit by one bit.

摘要翻译： 目的：提供一种包括熔丝阵列及其操作方法的半导体器件，通过实施具有阵列结构的反熔丝来省略关于抗熔丝的不必要的信息的访问操作。 构成：反熔丝阵列（1100）具有多个行和列。 第一寄存器单元（1400）并联地从反熔丝阵列接收熔丝数据。 第二寄存器单元（1500）至少一位一位地从第一寄存器单元连续地接收熔丝数据。

公开(公告)号：KR1020120020272A

公开(公告)日：2012-03-08

申请号：KR1020100083785

申请日：2010-08-30

申请人： 삼성전자주식회사

发明人： 손종필 ,  장성진 ,  문병식 ,  김두영 ,  박주섭

IPC分类号： H01L27/02 ,  H01L27/10 ,  H01L27/115 ,  H01L21/8247

CPC分类号： G11C11/405 ,  G11C17/16 ,  G11C17/165 ,  H01L27/101 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/66537 ,  H01L29/7835 ,  H01L23/5252

摘要： PURPOSE: An anti-fuse memory cell, a manufacturing method thereof, a non-volatile memory apparatus including the same, and a memory apparatus which includes a repair function are provided to reduce impurity density of a drain region of a selection transistor, thereby effectively suppressing program interruptions generated during a program operation. CONSTITUTION: A selection transistor(1110a) and an anti-fuse(1120a) are arranged on the same substrate(1130). The selection transistor comprises a first gate(1111), a first gate insulating layer(1112), a first source region(1113), and a first drain region(1114). The first gate is connected to a read word line(WLR1). The anti-fuse comprises a second gate(1121), a second gate insulating layer(1122), a second area region(1123), and a second drain region(1124). The second gate is connected to a program word line(WLP1).

摘要翻译： 目的：提供一种反熔丝存储单元及其制造方法，包括该反熔丝存储单元的非易失性存储装置和包括修复功能的存储装置，以减少选择晶体管的漏区的杂质浓度，从而有效地 抑制程序运行期间产生的程序中断。 构成：选择晶体管（1110a）和反熔丝（1120a）布置在同一衬底（1130）上。 选择晶体管包括第一栅极（1111），第一栅极绝缘层（1112），第一源极区域（1113）和第一漏极区域（1114）。 第一个门连接到读字线（WLR1）。 反熔丝包括第二栅极（1121），第二栅极绝缘层（1122），第二区域区域（1123）和第二漏极区域（1124）。 第二个门连接到一个程序字线（WLP1）。

公开(公告)号：KR1020110120044A

公开(公告)日：2011-11-03

申请号：KR1020100039538

申请日：2010-04-28

申请人： 삼성전자주식회사

发明人： 손종필 ,  장성진 ,  문병식 ,  김두영 ,  김형주 ,  박주섭

IPC分类号： H01L23/62 ,  H01L21/336 ,  H01L29/78

CPC分类号： H01L23/5252 ,  G11C17/16 ,  G11C29/785 ,  H01L27/101 ,  H01L2924/0002 ,  H01L21/2253 ,  H01L29/78696 ,  H01L2924/00

摘要： PURPOSE: An anti-fuse, an anti-fuse circuit including the same, and an anti-fuse manufacturing method are provided to improve a scattering property according to a destroyed position after destroying a gate oxidation film, thereby accurately performing an anti-fusing process. CONSTITUTION: A device isolation region(12) is arranged to an inward direction from the supper surface of a semiconductor substrate(11). A channel spreading region(14) is surrounded by the device isolation region. The channel spreading region is arranged with an ion injection method or chemical vapor deposition method. A gate oxidation film(15) is arranged in the upper part of the channel spreading region. A gate electrode(16) is arranged in order to cover the upper surface of the gate oxidation film.

摘要翻译： 目的：提供一种抗熔丝，包括该反熔丝的反熔丝电路和抗熔丝制造方法，以在破坏栅极氧化膜之后根据破坏位置改善散射特性，从而精确地进行抗熔融工艺 。 构成：器件隔离区域（12）从半导体衬底（11）的后表面向内部布置。 信道扩展区（14）被器件隔离区包围。 通过离子注入法或化学气相沉积法配置沟道扩散区。 栅极氧化膜（15）布置在沟道扩展区域的上部。 为了覆盖栅极氧化膜的上表面，布置有栅电极（16）。

公开(公告)号：KR1020110099988A

公开(公告)日：2011-09-09

申请号：KR1020100019035

申请日：2010-03-03

申请人： 삼성전자주식회사

发明人： 김정열 ,  장수봉 ,  장성진 ,  곽진석 ,  신동학

IPC分类号： G11C7/06 ,  G11C7/08 ,  G11C7/12 ,  G11C5/14

CPC分类号： G11C7/06 ,  G11C7/12 ,  G11C7/18 ,  G11C8/14 ,  G11C2207/002

摘要： 본 발명은 비트라인 센스 앰프의 센싱 효율을 향상시키는 반도체 메모리 장치에 대하여 개시된다. 반도체 메모리 장치는, 복수개의 워드라인들과 복수개의 비트라인들의 교차점에 연결되는 복수개의 메모리 셀들을 포함하는 메모리 셀 어레이 블락, 복수개의 비트라인들 중 반의 비트라인들과 각각 연결되고 비트라인과 상보 비트라인 사이의 전압 레벨을 감지 증폭하는 센스 앰프, 그리고 메모리 셀 어레이 블락의 반의 비트라인들과 연결되고 더미 부하 신호에 응답하여 메모리 셀 어레이 블락의 부하와 더미 블락의 부하를 서로 다르게 제어하는 더미 블락을 포함한다.

公开(公告)号：KR1020110002178A

公开(公告)日：2011-01-07

申请号：KR1020090059635

申请日：2009-07-01

申请人： 삼성전자주식회사

发明人： 이천안 ,  장성진 ,  손종필 ,  황상준

IPC分类号： G11C11/4074 ,  G11C11/4094

CPC分类号： G11C11/4094

摘要： PURPOSE: A circuit for precharging the bit line of a DRAM is provided to remove the instability of a bit line voltage by supplying a voltage corresponding to a half of the power supply voltage to a bit line pair. CONSTITUTION: A plurality of switches(23-26) are connected between an output node outputting a bit line voltage and a power source. A plurality of capacitors(21, 22) are connected between two adjacent switches and a ground voltage. The voltage of an output node is precharged by a half of a power voltage according to each operation of the plural switches.

摘要翻译： 目的：提供用于对DRAM的位线进行预充电的电路，以通过将对应于电源电压的一半的电压提供给位线对来消除位线电压的不稳定性。 构成：多个开关（23-26）连接在输出位线电压的输出节点和电源之间。 在两个相邻开关之间连接多个电容器（21,22）和接地电压。 根据多个开关的每个操作，输出节点的电压被预充电一半的电源电压。