公开(公告)号：KR101433423B1

公开(公告)日：2014-08-27

申请号：KR1020107001921

申请日：2008-05-07

申请人： 오스람 옵토 세미컨덕터스 게엠베하

发明人： 피스처,헬머트 ,  아이슬러,디터 ,  헤인들,알렉산더

IPC分类号： H01L31/042

CPC分类号： H01L25/0753 ,  H01L21/561 ,  H01L21/563 ,  H01L21/6835 ,  H01L23/3114 ,  H01L24/12 ,  H01L24/81 ,  H01L24/83 ,  H01L24/90 ,  H01L24/95 ,  H01L24/97 ,  H01L33/0079 ,  H01L33/22 ,  H01L33/382 ,  H01L33/44 ,  H01L2221/68322 ,  H01L2221/68354 ,  H01L2221/68363 ,  H01L2221/68377 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/05611 ,  H01L2224/05624 ,  H01L2224/05644 ,  H01L2224/05655 ,  H01L2224/05666 ,  H01L2224/05669 ,  H01L2224/13111 ,  H01L2224/13124 ,  H01L2224/13144 ,  H01L2224/13155 ,  H01L2224/13169 ,  H01L2224/16225 ,  H01L2224/29144 ,  H01L2224/2919 ,  H01L2224/81001 ,  H01L2224/81801 ,  H01L2224/83851 ,  H01L2224/90 ,  H01L2224/97 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/10158 ,  H01L2924/10329 ,  H01L2924/12041 ,  H01L2924/181 ,  H01L2924/01032 ,  H01L2924/0105 ,  H01L2224/81 ,  H01L2924/00014 ,  H01L2924/00

摘要： 본 발명은 광전 소자들(1)의 제조 방법에 관한 것으로, 각각 하나의 반도체 층 시퀀스를 갖는 복수 개의 반도체 몸체들(2)을 준비하는 단계를 포함한다. 또한, 복수 개의 연결면들(35)을 갖는 소자 캐리어의 결합물(30)이 준비된다. 반도체 몸체들(2)은 소자 캐리어의 결합물(30)에 대해 상대적으로 배치된다. 상기 연결면들(25) 및 그에 부속하는 반도체 몸체들(2) 사이에 전기 전도 결합이 형성되며, 상기 반도체 몸체들은 상기 소자 캐리어의 결합물(30)에 고정된다. 광전 소자들(2)이 완성되고, 이 때 각각의 광전 소자(1)를 위해 상기 소자 캐리어의 결합물(30)로부터 소자 캐리어(3)가 형성되며, 상기 소자 캐리어 상에 반도체 몸체들(2)이 고정된다. 또한, 본 발명은 광전 소자에 관한 것이기도 하다.

公开(公告)号：KR100871388B1

公开(公告)日：2008-12-02

申请号：KR1020070080308

申请日：2007-08-09

申请人： 에스케이하이닉스 주식회사

发明人： 박창준

IPC分类号： H01L21/60 ,  H01L23/48

CPC分类号： H01L23/481 ,  H01L21/563 ,  H01L21/76898 ,  H01L24/06 ,  H01L24/11 ,  H01L24/16 ,  H01L24/29 ,  H01L24/90 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/02311 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/04042 ,  H01L2224/05571 ,  H01L2224/05576 ,  H01L2224/06136 ,  H01L2224/11332 ,  H01L2224/13021 ,  H01L2224/13024 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/16145 ,  H01L2224/16225 ,  H01L2224/17181 ,  H01L2224/2518 ,  H01L2224/32145 ,  H01L2224/73204 ,  H01L2224/83194 ,  H01L2224/90 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01013 ,  H01L2924/01014 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01028 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/12044 ,  H01L2924/30105 ,  H01L2924/00012 ,  H01L2224/05552

摘要： The method of manufacturing the same are provided to achieve high speed operation and to reduce the volume and thickness of the semiconductor package. The semiconductor package(100) comprises the semiconductor chip(10), and the penetrating electrode(20) and the rewiring pattern(30). The semiconductor package comprises the first insulating layer pattern(6), the second insulating layer pattern and conduction ball. The semiconductor chip having rectangular shape has the first side and the sides and the second side facing the first side(1). The semiconductor chip comprises data storage part, data processing part, and the bonding pad(4). The data storage part stores data. The data processing part processes data stored in data storage part. The bonding pad is arranged on the first side of the semiconductor chip. The bonding pad is electrically connected to data processing part and/or data storage part. The penetrating electrode is electrically connected to the bonding pad. The rewiring pattern is arranged in the second side of the semiconductor chip. A part of the rewiring pattern is electrically connected to the second end of the penetrating electrode exposed from the second side of the semiconductor chip.

摘要翻译： 提供其制造方法以实现高速操作并且减小半导体封装的体积和厚度。 半导体封装（100）包括半导体芯片（10）和穿透电极（20）和重新布线图案（30）。 半导体封装包括第一绝缘层图案（6），第二绝缘层图案和导电球。 具有矩形形状的半导体芯片具有面向第一侧（1）的第一侧面和侧面以及第二侧面。 半导体芯片包括数据存储部分，数据处理部分和接合焊盘（4）。 数据存储部存储数据。 数据处理部分处理存储在数据存储部分中的数据。 接合焊盘布置在半导体芯片的第一侧上。 接合焊盘电连接到数据处理部分和/或数据存储部分。 穿透电极电连接到接合焊盘。 重新布线图案布置在半导体芯片的第二侧。 重新布线图案的一部分电连接到从半导体芯片的第二侧露出的穿透电极的第二端。

公开(公告)号：KR1020080068531A

公开(公告)日：2008-07-23

申请号：KR1020070126916

申请日：2007-12-07

申请人： 후지쯔 가부시끼가이샤

发明人： 고바야시히로시

IPC分类号： G06K19/077 ,  G06K19/07

CPC分类号： H05K1/0271 ,  G06K19/0723 ,  H01L21/563 ,  H01L23/4985 ,  H01L23/49855 ,  H01L24/12 ,  H01L24/29 ,  H01L24/75 ,  H01L24/81 ,  H01L24/83 ,  H01L24/90 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/75 ,  H01L2224/75252 ,  H01L2224/81191 ,  H01L2224/83192 ,  H01L2224/90 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01015 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/14 ,  H01L2924/30105 ,  H05K1/189 ,  H05K3/305 ,  H05K3/3494 ,  H05K2201/09781 ,  H05K2201/10674 ,  H05K2201/10977 ,  H05K2201/2009 ,  H05K2203/0195 ,  H05K2203/0278 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/0401

摘要： A method for manufacturing an electronic device is provided to improve reliability of the electronic device, such as an RFID(Radio Frequency IDentification) tag, mounting a circuit chip on a film type substrate by restricting generation of voids. A substrate(11) on which a circuit chip(12) is mounted is formed by forming a conductive pattern(112) on a film(111) made of a polymer material. A reinforcement layer(14) for restricting shrinkage of the file is formed on at least one of a circuit chip mounting area(11c) on the film and a rear area of the mounting area. The reinforcement layer is made of the same material as the conductive pattern. Thermosetting adhesive(13p) is coated on a surface including the conductive pattern. The circuit chip connecting to the conductive pattern is put on the mounting area of the substrate through the thermosetting adhesive. The substrate is inserted between a circuit chip side and a film side by a heater heating the thermosetting adhesive, and having a pressing part contacting with the circuit chip side and a supporter supporting the substrate by contacting with the film. The circuit chip is fixed on the conductive pattern by curing the thermosetting adhesive with heat generated from the heater.

摘要翻译： 提供了一种用于制造电子设备的方法，以提高诸如RFID（射频识别）标签的电子设备的可靠性，通过限制空隙的产生将电路芯片安装在薄膜型基板上。 通过在由聚合物材料制成的膜（111）上形成导电图案（112）来形成其上安装有电路芯片（12）的基板（11）。 在薄膜上的电路芯片安装区域（11c）和安装区域的后部区域中的至少一个上形成用于限制文件收缩的加强层（14）。 加强层由与导电图案相同的材料制成。 热固性粘合剂（13p）涂覆在包括导电图案的表面上。 连接到导电图案的电路芯片通过热固性粘合剂放置在基板的安装区域上。 通过加热热固性粘合剂的加热器将基板插入电路芯片侧和膜侧之间，并且具有与电路芯片侧接触的按压部和通过与膜接触来支撑基板的支撑体。 通过从加热器产生的热固化热固性粘合剂，将电路芯片固定在导电图案上。

公开(公告)号：KR1020080062577A

公开(公告)日：2008-07-03

申请号：KR1020060138530

申请日：2006-12-29

申请人： 에스케이하이닉스 주식회사

发明人： 김성민 ,  서민석

IPC分类号： H01L23/12 ,  H01L21/60

CPC分类号： H01L25/0657 ,  H01L21/563 ,  H01L21/76898 ,  H01L24/11 ,  H01L24/83 ,  H01L24/90 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05572 ,  H01L2224/05624 ,  H01L2224/05647 ,  H01L2224/1147 ,  H01L2224/13099 ,  H01L2224/13124 ,  H01L2224/13147 ,  H01L2224/16235 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/73203 ,  H01L2224/90 ,  H01L2225/06513 ,  H01L2225/06544 ,  H01L2225/06565 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2224/29075 ,  H01L2224/83851 ,  H01L2224/05099

摘要： A stack package and a method for manufacturing the same are provided to shorten an electrical connection route between stacked first and second semiconductor chips by directly performing an electrical connection between first and second semiconductor chips through contact plugs formed on a first bonding pad of the first semiconductor chip and a bonding pad of the second semiconductor chip. Plural first bonding pads(104a) are formed on an upper surface of a first semiconductor chip(102a). A via hole(A) is formed on a lower portion of each first bonding pad. A second semiconductor chip(102b) is attached to a rear surface of the first semiconductor chip. Plural second bonding pads(104b) are formed on an upper surface of the second semiconductor chip. A contact plug(116) being inserted into the via hole is formed on each second bonding pad to be contacted to the first bonding pad. A dielectric(110) is formed on the upper surface of the second semiconductor chip. A seed layer is formed between the contact plug and the second bonding pad of the second semiconductor chip.

摘要翻译： 提供一种堆叠封装及其制造方法，用于通过直接通过形成在第一半导体芯片的第一焊盘上的接触插塞直接执行第一和第二半导体芯片之间的电连接来缩短层叠的第一和第二半导体芯片之间的电连接路径 芯片和第二半导体芯片的焊盘。 多个第一接合焊盘（104a）形成在第一半导体芯片（102a）的上表面上。 在每个第一接合焊盘的下部形成通孔（A）。 第二半导体芯片（102b）附接到第一半导体芯片的后表面。 多个第二接合焊盘（104b）形成在第二半导体芯片的上表面上。 插入到通孔中的接触插塞（116）形成在每个第二接合焊盘上以与第一接合焊盘接触。 电介质（110）形成在第二半导体芯片的上表面上。 在第二半导体芯片的接触插塞和第二接合焊盘之间形成种子层。

公开(公告)号：KR100843211B1

公开(公告)日：2008-07-02

申请号：KR1020060116582

申请日：2006-11-23

申请人： 삼성전자주식회사

发明人： 박명순 ,  이인영 ,  이호진 ,  오용태

IPC分类号： H01L23/48 ,  H01L23/12

CPC分类号： H01L25/0657 ,  H01L21/76898 ,  H01L23/296 ,  H01L24/12 ,  H01L24/16 ,  H01L24/90 ,  H01L25/50 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/13009 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/16147 ,  H01L2224/16237 ,  H01L2224/81141 ,  H01L2224/81191 ,  H01L2224/90 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01059 ,  H01L2924/01078 ,  H01L2924/01079

摘要： 웨이퍼 뒷면 금속층 배선 방법, 그 구조, 그에 따른 칩 패키지 적층 방법 및 그 구조가 개시된다. 본 발명에 따른 웨이퍼 뒷면 금속층 배선 방법은 웨이퍼의 뒷면에, 메탈 라인을 배선하기 위한 매입 패턴을 형성하는 단계, 매입 패턴이 형성된 면에 불활성 막을 형성하고, 관통전극의 상부에 위치한 불활성 막을 여는 단계, 불활성 막이 형성된 면을 따라 메탈층을 형성하는 단계, 매입 패턴만이 드러나도록 평탄화하는 단계, 및 평탄화 공정 후 컨택 될 부분을 제외한 나머지 부분에 하부 절연막을 형성하는 단계를 구비한다. 매입 패턴은 레이저를 이용하여 형성된다. 본 발명에 따른 웨이퍼 뒷면 금속층 배선 방법은 레이저를 이용하여 식각된 매입부에 금속 배선 형성함으로써, 보이드 트랩발생을 없앨 수 있는 장점이 있다. 또한, 포토리소그래피 공정을 없애고 레이저를 이용하여 패터닝함으로써, 공정 과정 및 공정비용을 낮춰 비용을 절감할 수 있는 장점이 있다.

公开(公告)号：KR1020080046915A

公开(公告)日：2008-05-28

申请号：KR1020060116582

申请日：2006-11-23

申请人： 삼성전자주식회사

发明人： 박명순 ,  이인영 ,  이호진 ,  오용태

IPC分类号： H01L23/48 ,  H01L23/12

CPC分类号： H01L25/0657 ,  H01L21/76898 ,  H01L23/296 ,  H01L24/12 ,  H01L24/16 ,  H01L24/90 ,  H01L25/50 ,  H01L2224/02372 ,  H01L2224/0401 ,  H01L2224/13009 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/16147 ,  H01L2224/16237 ,  H01L2224/81141 ,  H01L2224/81191 ,  H01L2224/90 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01059 ,  H01L2924/01078 ,  H01L2924/01079

摘要： A structure for stacking a chip package is provided to avoid generation of a void trap by forming a metal interconnection in an etched recessed pattern by laser. A semiconductor chip is formed in a wafer(301). A plurality of recessed pattern parts are recessed in the backside of the wafer. A lower insulation layer(341) is formed on the backside of the wafer, positioned in a portion except the recessed pattern part in contact with a wafer in its adjacent layer. A passivation layer(311) is formed in the recessed part of the recessed pattern part, and metal is filled in the passivation layer. The recessed pattern part can be formed by an etch process using laser.

摘要翻译： 提供了用于堆叠芯片封装的结构，以避免通过激光在蚀刻的凹陷图案中形成金属互连而产生空隙陷阱。 半导体芯片形成在晶片（301）中。 多个凹形图案部分凹陷在晶片的背面。 在晶片的背面上形成下部绝缘层（341），其位于与其相邻层中的晶片接触的凹陷图形部分之外的部分中。 钝化层（311）形成在凹形图案部分的凹陷部分中，金属填充在钝化层中。 凹陷图案部分可以通过使用激光的蚀刻工艺形成。

公开(公告)号：KR1020060028439A

公开(公告)日：2006-03-29

申请号：KR1020057025381

申请日：2004-06-29

申请人： 도쿄엘렉트론가부시키가이샤

发明人： 아루가즈요시 ,  하기하라준이치

IPC分类号： H01L23/12 ,  H01L21/60

CPC分类号： H01L21/67092 ,  B23K20/023 ,  B23K2201/40 ,  H01L21/4835 ,  H01L21/67057 ,  H01L23/481 ,  H01L24/75 ,  H01L24/81 ,  H01L24/90 ,  H01L2224/75 ,  H01L2224/7501 ,  H01L2224/75251 ,  H01L2224/75252 ,  H01L2224/75301 ,  H01L2224/75501 ,  H01L2224/75502 ,  H01L2224/75744 ,  H01L2224/75821 ,  H01L2224/80895 ,  H01L2224/8101 ,  H01L2224/81011 ,  H01L2224/81026 ,  H01L2224/81121 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2224/81894 ,  H01L2224/83192 ,  H01L2224/83895 ,  H01L2224/90 ,  H01L2924/01006 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/30107 ,  H01L2924/00

摘要： A joining method for joining a first material to be joined to a second material to be jointed by holding and pressing, comprising a first step for holding the first material to be joined and the second material to be joined on a first holding member and a second holding member so that the joined face of the first material to be joined is opposed to the joined face of the second material to be joined, a second step for treating the joined face of the first material to be joined and the joined face of the second material to be joined with a treatment liquid in the state of the first material to be joined and the second material to be joined being held on the first holding member and the second holding member, and a third step for closely fitting and joining the joined faces thereof to each other by holding and pressing the first material to be joined and the second material to be joined by the first holding member and the second holding member.

摘要翻译： 一种用于通过保持和压制将待接合的第一材料接合到待接合的第二材料的接合方法，包括：用于在第一保持构件上保持待接合的第一材料和第二待接合材料的第一步骤， 保持构件，使得待接合的第一材料的接合面与待接合的第二材料的接合面相对;第二步骤，用于处理第一待接合材料的接合面和第二接合面的接合面; 在待接合的第一材料的状态下与处理液接合的材料和被接合的第二材料被保持在第一保持构件和第二保持构件上，第三步骤用于紧密配合和接合接合面 通过由第一保持构件和第二保持构件保持并按压第一待接合材料和第二待接合材料而彼此连接。

公开(公告)号：KR100559649B1

公开(公告)日：2006-03-10

申请号：KR1020010084671

申请日：2001-12-26

申请人： 파나소닉 주식회사

发明人： 나카오카유키오 ,  마츠무라가즈히코 ,  가네코히데유키 ,  나가오고이치

IPC分类号： H01L25/065

CPC分类号： H01L21/561 ,  H01L21/563 ,  H01L23/3107 ,  H01L23/3114 ,  H01L24/16 ,  H01L24/29 ,  H01L24/32 ,  H01L24/45 ,  H01L24/48 ,  H01L24/73 ,  H01L24/81 ,  H01L24/83 ,  H01L24/90 ,  H01L24/94 ,  H01L24/97 ,  H01L25/0657 ,  H01L25/50 ,  H01L29/0657 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05624 ,  H01L2224/05655 ,  H01L2224/13111 ,  H01L2224/16145 ,  H01L2224/26175 ,  H01L2224/29 ,  H01L2224/29109 ,  H01L2224/29111 ,  H01L2224/29116 ,  H01L2224/29139 ,  H01L2224/29164 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/29339 ,  H01L2224/29344 ,  H01L2224/29355 ,  H01L2224/32145 ,  H01L2224/32245 ,  H01L2224/45015 ,  H01L2224/45124 ,  H01L2224/45144 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/73207 ,  H01L2224/73265 ,  H01L2224/81191 ,  H01L2224/81203 ,  H01L2224/81801 ,  H01L2224/83192 ,  H01L2224/83851 ,  H01L2224/83859 ,  H01L2224/83951 ,  H01L2224/85399 ,  H01L2224/90 ,  H01L2224/97 ,  H01L2225/0651 ,  H01L2225/06513 ,  H01L2225/06582 ,  H01L2924/00013 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/0105 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/0665 ,  H01L2924/10158 ,  H01L2924/181 ,  H01L2924/18161 ,  Y10S438/959 ,  Y10S438/978 ,  H01L2924/00 ,  H01L2924/01049 ,  H01L2924/3512 ,  H01L2224/29099 ,  H01L2224/29199 ,  H01L2224/29299 ,  H01L2924/00012 ,  H01L2924/2075 ,  H01L2924/20751 ,  H01L2924/20752

摘要： 본 발명은 2 장의 반도체 칩을 접합시켜 패키지화 시킨 반도체장치에 있어서, 위쪽 반도체 칩의 실장균열의 발생이나 접속 신뢰성의 악화를 억제하는 것이다.
2 장의 반도체 칩을 접합시킨 3차원 디바이스로서 기능하는 반도체장치에 있어서, 위쪽 반도체 칩의 이면을 연마하거나, 위쪽 반도체 칩의 측면 전체를 수지층으로 피복하거나, 또는 위쪽 반도체 칩의 중앙부를 주변부보다 두껍게 한다. 이로써 실장 균열의 발생이 억제되어 반도체장치의 신뢰성이 향상된다.
반도체 칩, 반도체장치

摘要翻译： 在其中两个半导体芯片被接合和封装的半导体器件中，本发明抑制了上半导体芯片的安装裂缝的发生和连接可靠性的恶化。

公开(公告)号：KR1020060020974A

公开(公告)日：2006-03-07

申请号：KR1020040069715

申请日：2004-09-01

申请人： 옹혜진

发明人： 옹혜진

IPC分类号： G06K19/067

CPC分类号： G06K19/005 ,  G06K7/0008 ,  H01L24/97 ,  H01L2224/90

摘要： 본제품은 [비용접식 메모리카드 카드박스의 구조]로 컴퓨터나 디지털방식의 전자제품에 사용되는 메모리카드를 새롭게 디자인 설계한 것이다. 개선의 주요 특징은 메모리카드박스에 단자를 용접방식으로 결합시키던 기존방식에서 메모리카드를 직접 삽입하는 방식으로 바꾸었다는데 있다. 이런 삽입형 메모리카드의 단자는 회로선과 직접적으로 접속되어 회로판으로의 전달을 매우 빠르게 진행시킬 수 있다는 장점을 가진다. 종합적으로 정리하면 비용접방식의 메모리카드 박스는 기존의 용접방식에 사용되던 용접비를 삭감할 수 있으므로 가공비를 절감하여 원가를 낮출수 있을 뿐 아니라, 메모리카드박스와 회로판간의 결합, 구성방식, 새로운 디자인 등의 면에 있어서 가장 획기적인 제품이라 할 수 있다.

카드박스 ,덮개 , 삽입형다리,카드칸막이[함],스위치홈,보호합판

公开(公告)号：KR100514559B1

公开(公告)日：2005-09-13

申请号：KR1020007002056

申请日：1999-06-25

申请人： 세이코 엡슨 가부시키가이샤

发明人： 하시모토노부아키

IPC分类号： H01L21/60

CPC分类号： H01L24/29 ,  H01L21/4853 ,  H01L21/563 ,  H01L23/3114 ,  H01L23/49816 ,  H01L23/4985 ,  H01L23/552 ,  H01L24/13 ,  H01L24/16 ,  H01L24/75 ,  H01L24/83 ,  H01L24/90 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/16225 ,  H01L2224/16237 ,  H01L2224/29101 ,  H01L2224/2919 ,  H01L2224/2929 ,  H01L2224/293 ,  H01L2224/32225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/75252 ,  H01L2224/83095 ,  H01L2224/83191 ,  H01L2224/83192 ,  H01L2224/83851 ,  H01L2224/83859 ,  H01L2224/83862 ,  H01L2224/83874 ,  H01L2224/90 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/0105 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/0781 ,  H01L2924/15183 ,  H01L2924/15311 ,  H01L2924/18161 ,  H01L2924/19041 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/3025 ,  H05K1/112 ,  H05K1/189 ,  H05K3/28 ,  H05K3/284 ,  H05K3/323 ,  H05K2201/0394 ,  H05K2201/09472 ,  H05K2201/10674 ,  H05K2203/0278 ,  Y10T29/49117 ,  Y10T29/4913 ,  Y10T29/49144 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2224/05624 ,  H01L2224/05644

摘要： 기판(12)의 배선 패턴(10)이 형성된 면(18)과 반도체 소자(20)의 전극(22)이 형성된 면(24)과의 사이에 이방성 도전재료(16)를 개재시키는 제 1 공정과, 반도체 소자(20)와 기판(12)과의 사이에 압력을 가하여 배선 패턴(10)과 전극(22)을 전기적으로 도통시키고, 이방성 도전재료(16)를 반도체 소자(20)의 측면(28)의 적어도 일부에 도달할 때까지 주입시키는 제 2 공정을 포함한다.