公开(公告)号：KR1020160102077A

公开(公告)日：2016-08-26

申请号：KR1020167021749

申请日：2015-02-06

申请人： 퀄컴 인코포레이티드

发明人： 홀리스티모시모우리

IPC分类号： H03M5/02 ,  H03M5/16 ,  H03M5/20 ,  H04L12/40 ,  H04L25/49 ,  G06F13/42

CPC分类号： H03M5/20 ,  G06F13/4221 ,  H03M5/16 ,  H04L12/40182 ,  H04L25/4917 ,  Y02D10/14 ,  Y02D10/151 ,  H03M5/02

摘要： 데이터버스 (206) 는파티션들 (218, 216) 로나눠지고, 인코딩 (214, 212) 은각각의버스파티션을통해서송신된데이터에독립적으로적용되어전력및/또는처리량효율을향상시킨다. 인코딩은데이터버스인버전또는임의의다른적합한유형의인코딩일수 있다. 데이터와함께송신된인코딩표시자심볼 (226) 은, 만약있다면, 어떤버스파티션이인코딩된지를표시한다. 일부구현들에서, 인코딩은병렬데이터버스의각각의데이터전송사이클중에각각의버스파티션에선택적으로적용된다. 일부구현들에서, 인코딩표시자심볼은다중-레벨신호이며, 여기서다중-레벨신호의각각의레벨은, 대응하는버스파티션에있어서, 버스파티션을통해서송신될데이터에인코딩이적용되는지여부를표시하는적어도 2 비트의정보를나타낸다. 유리하게, 인코딩표시자심볼은단일의전용버스라인을통해송신될수 있다.

公开(公告)号：KR1020140052417A

公开(公告)日：2014-05-07

申请号：KR1020120118498

申请日：2012-10-24

申请人： 에스케이하이닉스 주식회사

发明人： 송근수

IPC分类号： H03M9/00

CPC分类号： H03M9/00 ,  H03M5/02

摘要： A deserializer includes a selection signal generating unit that detects a phase of one of a first internal clock through a fourth internal clock in response to a phase detection signal including a pulse generated according to a light command and a light latency signal to generate a selection signal; a clock phase controlling unit that determines inversion of the first to fourth internal clocks in response to the selection signal to generate first to fourth converted clocks; and a data sorting unit that sorts data in response to the first to fourth converted clocks to generate sorted data.

摘要翻译： 解串器包括：选择信号发生单元，响应于包括根据光命令和光延迟信号产生的脉冲的相位检测信号，通过第四内部时钟检测第一内部时钟之一的相位，以产生选择信号 ; 时钟相位控制单元，其响应于所述选择信号确定所述第一至第四内部时钟的反相，以产生第一至第四转换时钟; 以及数据排序单元，其响应于第一至第四转换时钟对数据进行排序以生成排序数据。

公开(公告)号：KR1020080035325A

公开(公告)日：2008-04-23

申请号：KR1020060101880

申请日：2006-10-19

申请人： 고려대학교 산학협력단

发明人： 김수원 ,  손관수

IPC分类号： H03M9/00

CPC分类号： H03M9/00 ,  H03M5/02

摘要： A serializer for compensating a delay mismatch is provided to stably achieve a data-clock timing in high speed operation, and to improve the stability and performance of a serializer. A serializer for compensating a delay mismatch includes a delay compensation clock generating unit(360) outputting a first clock delaying an input clock by using two delay elements. The delay compensation clock generating unit outputs a second clock delaying the input clock by using one delay element, and outputs a third clock dividing the input clock by two dividers. The delay compensation clock generating unit outputs a fourth clock dividing the input clock by using three dividers, and outputs a fifth clock dividing the input clock by using four dividers. A first multiplexer(310) creates eight data by serializing sixteen input data according to the fifth clock. A second multiplexer(320) creates four data by serializing eight input data according to the fourth clock. A third multiplexer(330) creates two data by serializing four data according to the third clock.

摘要翻译： 提供了用于补偿延迟失配的串行器，以稳定地实现高速操作中的数据时钟定时，并且提高串行器的稳定性和性能。 用于补偿延迟失真的串行器包括延迟补偿时钟生成单元（360），其通过使用两个延迟元件输出延迟输入时钟的第一时钟。 延迟补偿时钟产生单元通过使用一个延迟元件输出延迟输入时钟的第二时钟，并且通过两个分频器输出将输入时钟分频的第三时钟。 延迟补偿时钟发生单元通过使用三个分频器输出分频输入时钟的第四时钟，并且通过使用四个分频器输出分频输入时钟的第五时钟。 第一多路复用器（310）通过根据第五时钟串行化十六个输入数据来创建八个数据。 第二多路复用器（320）通过根据第四时钟串行化八个输入数据来创建四个数据。 第三多路复用器（330）通过根据第三时钟串行化四个数据来产生两个数据。

公开(公告)号：KR100789195B1

公开(公告)日：2007-12-31

申请号：KR1020010081025

申请日：2001-12-19

申请人： 후지쯔 가부시끼가이샤

发明人： 마츠자키야스로우

IPC分类号： G06F13/00

CPC分类号： H04L25/493 ,  H03M5/02

摘要： 본 발명은 신호를 송수신하기 위한 입출력 인터페이스에 관한 것으로, 적은 신호선으로 대량의 데이터를 전송하여 소비 전력을 삭감하는 것을 목적으로 한다.
복수개의 신호선상으로 각각 전달되는 복수개 신호의 천이 엣지의 타이밍 순서에 의해 논리값이 표현된다. 또는, 신호선상으로 전달되는 신호의 천이 엣지와 기준 타이밍 신호의 천이 엣지와의 시간차에 의해 논리값이 표현된다. 이 때문에, 1개의 신호선으로 대량의 데이터를 전송할 수 있다. 1회의 신호 송신으로 대량의 데이터를 전송할 수 있기 때문에, 데이터의 전송 레이트를 대폭 향상시킬 수 있다. 신호선의 개수가 적어도 되기 때문에, 신호의 입력 회로 및 출력 회로의 수를 줄일 수 있고, 소비 전력을 작게 할 수 있다. 또한, 신호선의 개수가 적어도 되기 때문에, 신호선의 배선 영역을 작게 할 수 있다.

公开(公告)号：KR101713406B1

公开(公告)日：2017-03-07

申请号：KR1020150043625

申请日：2015-03-27

申请人： 아이디에이씨 홀딩스, 인크.

发明人： 정해 ,  정한

IPC分类号： H03M5/02 ,  H04L1/00

CPC分类号： H04L25/4917 ,  H03M5/02 ,  H03M7/30 ,  H04L1/00 ,  H04L27/04 ,  H04L27/365 ,  H04L27/366

摘要： N 시간차원과 L 주파수차원을가지는실수 M진신호부호화방법, 및이를이용한부호화장치가개시된다. 본발명의 M진신호부호화장치는이진데이터를 K(정수)개의이진비트단위로코드화하여제1 입력코드및 제2 입력코드를발생하는코드화유닛, 상기제1 입력코드를수신하여, N개의 M진(M-ary) 신호를발생하는제1 신호생성기, 상기제2 입력코드를수신하여, N개의 M진(M-ary) 신호를발생하는제2 신호생성기, 및상기 N개의 M진(M-ary) 신호와상기 N개의 M진(M-ary) 신호를시간적으로다중화하여오류율을최소화하는 M진과 M에서사용하는전압비 a(=A/A)를사용하는실수 M진신호를발생하는시분할다중화모듈을포함한다.

摘要翻译： 公开了一种用于对具有时间维度N和频率维度L的实数M元信号进行编码的方法和使用其的编码装置。 本发明的M元信号编码装置包括：编码单元，用于通过以K（整数）个二进制位为单位对二进制数据进行编码来产生第一输入码和第二输入码; 第一信号发生器，用于接收第一输入代码并产生N1个M1元信号; 第二信号发生器，用于接收第二输入码并产生N 2个M2信号; 以及时分多路复用模块，用于对N1M1元信号和N2M2元信号进行时间复用，以产生实数M元信号，该实数M元信号使用M1- ary和M2最小化错误概率。

公开(公告)号：KR1020160120792A

公开(公告)日：2016-10-18

申请号：KR1020167027569

申请日：2014-11-21

申请人： 퀄컴 인코포레이티드

发明人： 홀리스티모시모우리

IPC分类号： H04L25/49 ,  G06F13/38 ,  H03M5/02

CPC分类号： H04L25/4917 ,  G06F13/38 ,  H03M5/02 ,  H04L25/4915

摘要： 인코딩된통신링크에의해소모되는전력을감소시키는시스템, 방법들및 장치가설명된다. 일예에서, 4-레벨펄스진폭변조인코딩된송신의상이한논리상태들은다른논리상태들보다더 큰전력을소모한다. 멀티-비트데이터심볼들에서의제 1 논리상태에서의프라이머리비트들의프랙션은프라이머리비트들이송신전에반전되는지의여부를결정할수도있다. 멀티-비트데이터심볼들에서의제 1 논리상태에서의세컨더리비트들의프랙션은세컨더리비트들이송신전에반전되는지의여부를결정할수도있다. 프라이머리비트들이세컨더리비트들과스왑될수 있고, 제 1 논리상태에서의프라이머리비트들보다더 많은세컨더리비트들이제 1 논리상태에있다.

公开(公告)号：KR1020160059979A

公开(公告)日：2016-05-27

申请号：KR1020150161746

申请日：2015-11-18

申请人： 인피니언 테크놀로지스 아게

发明人： 함메르슈미트디르크

IPC分类号： H04L25/49 ,  H04L25/02

CPC分类号： H03M5/02 ,  H03M5/22

摘要： 실시예에따른수신기(120)는, 신호의제 1 방향으로의제 1 전이(210), 제 1 전이후의제 2 방향으로의제 2 전이(220) 및제 2 전이후의제 1 전이로의제 3 전이(230)를수신하는수신기회로(150)를포함하며, 제 1 전이와제 3 전이사이의제 1 시간구간(240)이수신되는데이터를적어도부분적으로나타낸다. 수신기회로(150)는제 1 전이와제 2 전이사이의제 2 시간구간(280)을결정하고, 제 1 전이와제 2 전이사이의결정된제 2 시간구간에적어도기초하여수신되는추가데이터를결정하도록구성된다.

摘要翻译： 根据实施例，接收器（120）包括接收器电路（150），用于在第一方向上接收第一转变（210），在第一转换和第三转换之后在第二方向上接收第二转换（220）（230 ）在信号的第二转换之后的第一转换中，其中在第一和第三转换之间的第一时间段（240）至少部分地指示接收到的数据。 接收机电路（150）被配置为确定第一转换和第二转换之间的第二时间段（280），并且基于至少所确定的第一和第二转换之间的第二时间段来确定接收到的附加数据。

公开(公告)号：KR1020150090860A

公开(公告)日：2015-08-06

申请号：KR1020150014368

申请日：2015-01-29

申请人： 마벨 월드 트레이드 리미티드

发明人： 버스타인아이도

IPC分类号： H03M13/00

CPC分类号： H04L1/0042 ,  H03M5/02 ,  H03M13/01 ,  H03M13/611

摘要： 본발명의양상들은인코딩회로와유효회로(valid circuit)를포함하는회로를제공한다. 인코딩회로는연속적인전송들사이에서비트천이들(bit transitions)의개수를제한하는요건을충족시키도록, 데이터버스상에서신호들로서전송되는데이터를인코딩한다. 유효회로는, 데이터버스상에서전송되는상기신호들이유효데이터혹은무효(invalid) 데이터를포함하는지의여부를나타내기위하여, 연속적인전송들사이에서비트천이들(bit transitions)의개수를제한하는상기요건을충족못시키도록, 상기신호들을선택적으로(selectively) 코럽트한다.

摘要翻译： 在本发明的方面中提供了一种包括编码电路和有效电路的电路。 编码电路对作为数据总线上的信号发送的数据进行编码，以满足限制连续传输之间的位转换次数的要求。 有效电路选择性地破坏信号以不满足限制连续传输之间的位转换次数的要求，用于呈现在数据总线上传输的信号是否包括有效数据或无效数据。

公开(公告)号：KR101898518B1

公开(公告)日：2018-09-13

申请号：KR1020170060511

申请日：2017-05-16

申请人： 한국과학기술연구원 ,  (주) 나인원

发明人： 최재빈 ,  이석 ,  우덕하 ,  이택진 ,  정원교 ,  신정훈

IPC分类号： H03K7/08 ,  H03M5/02

CPC分类号： H03K7/08 ,  H03M5/02

摘要： 조립형물리신호변환장치는입력감지모듈및 출력모듈을포함한다. 입력감지모듈은제1 물리신호를변환하여 n비트의 PWM 신호를발생한다. 출력모듈은입력감지모듈과결합하고, PWM 신호에기초하여제1 물리신호와다른종류의제2 물리신호를발생한다. 입력감지모듈은감지부, 제1 처리부및 출력부를포함한다. 감지부는제1 물리신호를감지하여아날로그신호를발생한다. 제1 처리부는아날로그신호를디지털처리하여 PWM 신호를발생한다. 출력부는 PWM 신호를출력하는 n개의신호출력핀들, 및전원신호를출력하는 2개의전원출력핀들을구비한다. 출력모듈은입력부, 제2 처리부및 구동부를포함한다. 입력부는 PWM 신호를수신하는 n개의신호입력핀들, 및전원신호를수신하는 2개의전원입력핀들을구비하고, 출력부와직접적으로결합한다. 제2 처리부는 PWM 신호를처리하여제어신호를발생한다. 구동부는제어신호에기초하여제2 물리신호를출력한다.

公开(公告)号：KR1020170132029A

公开(公告)日：2017-12-01

申请号：KR1020160062995

申请日：2016-05-23

申请人： 삼성전자주식회사

发明人： 조상현 ,  박지용 ,  백대화 ,  고경민 ,  권민호 ,  임승현

IPC分类号： H04N5/3745 ,  H04N5/376 ,  H04N5/378

CPC分类号： H04N5/378 ,  H03M1/0845 ,  H03M1/12 ,  H03M1/181 ,  H03M1/56 ,  H03M5/02 ,  H03M7/30 ,  H04N5/3698 ,  H04N5/374

摘要： 이미지센서칩이게시된다. 상기이미지센서칩은상기이미지센서칩의외부로부터공급되는외부전압을이용하여내부전압들을생성하는내부전압생성기와, 온도정보를갖는온도전압을생성하는온도센서와, 상기외부전압, 상기내부전압들, 및상기온도전압중에서어느하나를출력하는선택회로와, 상기선택회로의출력전압을이용하여디지털코드를생성하는디지털코드생성회로와, 상기디지털코드를상기이미지센서칩의외부로전송하는출력핀을포함한다.

摘要翻译： 图像传感器芯片已经发布。 图像传感器芯片包括：内部电压发生器，用于使用从图像传感器芯片的外部提供的外部电压来产生内部电压;温度传感器，用于产生具有温度信息的温度电压; 数字代码生成电路，用于通过使用选择电路的输出电压来生成数字代码;以及输出引脚，用于将数字代码传输到图像传感器芯片的外部。 它包括。