公开(公告)号：TW201417290A

公开(公告)日：2014-05-01

申请号：TW102131803

申请日：2013-09-04

Applicant: 英特爾股份有限公司 ,  INTEL CORPORATION

Inventor： 派希 艾碧西杰 ,  PETHE, ABHIJIT JAYANT ,  甘尼 塔何 ,  GHANI, TAHIR ,  鮑爾 馬克 ,  BOHR, MARK ,  韋伯 克萊爾 ,  WEBB, CLAIR M. ,  高梅茲 哈里 ,  GOMEZ, HARRY ,  柯柏拉尼 安娜麗莎 ,  CAPPELLANI, ANNALISA

IPC: H01L29/78 ,  H01L21/28

CPC classification number: H01L21/76897 ,  H01L21/28008 ,  H01L21/31111 ,  H01L21/76807 ,  H01L21/76834 ,  H01L21/76895 ,  H01L23/5226 ,  H01L23/53257 ,  H01L29/66545 ,  H01L29/66583 ,  H01L29/785

Abstract: 說明置於閘極之活性部分上方的閘極接觸結構及形成這類閘極接觸結構的方法。例如，半導體結構包括一基板，具有一活性區和一隔離區。閘極結構具有置於活性區上方的部分及置於基板之隔離區上方的部分。源極和汲極區係置於基板之活性區中，在置於在活性區上方之閘極結構之部分的任一側上。閘極接觸結構係置於在基板之活性區上方的閘極結構之部分上。

Abstract in simplified Chinese: 说明置于闸极之活性部分上方的闸极接触结构及形成这类闸极接触结构的方法。例如，半导体结构包括一基板，具有一活性区和一隔离区。闸极结构具有置于活性区上方的部分及置于基板之隔离区上方的部分。源极和汲极区系置于基板之活性区中，在置于在活性区上方之闸极结构之部分的任一侧上。闸极接触结构系置于在基板之活性区上方的闸极结构之部分上。

公开(公告)号：TW201244006A

公开(公告)日：2012-11-01

申请号：TW101110408

申请日：2012-03-26

Applicant: 應用材料股份有限公司

Inventor： 那克美荷B ,  崔振江

IPC: H01L

CPC classification number: H01L21/02697 ,  H01L21/7681 ,  H01L21/76834 ,  H01L21/7685 ,  H01L21/76856 ,  H01L21/76873 ,  H01L21/76885 ,  H01L29/66583

Abstract: 在此描述的實施例大體上提供用以在使用犧牲介電材料與可選的阻障/帽蓋層的鑲嵌製程期間減少不期望的低-k介電質損壞的方法。在一個實施例中,鑲嵌結構是透過被沉積在介電基部層上方的犧牲介電材料來形成。以適當的金屬(諸如銅)來填充鑲嵌結構。被填充在銅鑲嵌之間的溝槽區域中的犧牲介電材料接著被移除,然後使阻障/帽蓋層共形地或選擇性地覆蓋住銅鑲嵌結構的暴露表面。之後,超低-k介電材料可填充先前被填充有犧牲介電材料的溝槽區域。本發明可避免金屬線之間的超低-k材料在鑲嵌製程期間暴露於各種損壞製程(諸如蝕刻、剝除、濕式清潔、預金屬清潔或CMP製程)。

Abstract in simplified Chinese: 在此描述的实施例大体上提供用以在使用牺牲介电材料与可选的阻障/帽盖层的镶嵌制程期间减少不期望的低-k介电质损坏的方法。在一个实施例中,镶嵌结构是透过被沉积在介电基部层上方的牺牲介电材料来形成。以适当的金属(诸如铜)来填充镶嵌结构。被填充在铜镶嵌之间的沟槽区域中的牺牲介电材料接着被移除,然后使阻障/帽盖层共形地或选择性地覆盖住铜镶嵌结构的暴露表面。之后,超低-k介电材料可填充先前被填充有牺牲介电材料的沟槽区域。本发明可避免金属线之间的超低-k材料在镶嵌制程期间暴露于各种损坏制程(诸如蚀刻、剥除、湿式清洁、预金属清洁或CMP制程)。

公开(公告)号：TWI371086B

公开(公告)日：2012-08-21

申请号：TW097100253

申请日：2008-01-03

Applicant: 旺宏電子股份有限公司

Inventor： 賴二琨 ,  施彥豪 ,  楊令武 ,  鄭俊民

IPC: H01L

CPC classification number: H01L21/28282 ,  H01L27/11568 ,  H01L29/66545 ,  H01L29/66583 ,  H01L29/7923

Abstract: 一種記憶體，包括一絕緣底層、一導體層、一第一電荷儲存結構以及一第二電荷儲存結構。絕緣底層係設置於一第一絕緣牆及一第二絕緣牆之間。導體層係設置於絕緣底層上，並位於第一絕緣牆及第二絕緣牆之間。第一電荷儲存結構鄰近於第一絕緣牆設置，並以該第一絕緣牆與導體層隔開。第二電荷儲存結構離近於第二絕緣牆設置，並以第二絕緣牆與導體層隔開。

Abstract in simplified Chinese: 一种内存，包括一绝缘底层、一导体层、一第一电荷存储结构以及一第二电荷存储结构。绝缘底层系设置于一第一绝缘墙及一第二绝缘墙之间。导体层系设置于绝缘底层上，并位于第一绝缘墙及第二绝缘墙之间。第一电荷存储结构邻近于第一绝缘墙设置，并以该第一绝缘墙与导体层隔开。第二电荷存储结构离近于第二绝缘墙设置，并以第二绝缘墙与导体层隔开。

公开(公告)号：TW200921795A

公开(公告)日：2009-05-16

申请号：TW096141269

申请日：2007-11-02

Applicant: 茂德科技股份有限公司 PROMOS TECHNOLOGIES INC.

Inventor： 林宏洋 LIN, HUNG YANG

IPC: H01L

CPC classification number: H01L29/1037 ,  H01L29/42376 ,  H01L29/66553 ,  H01L29/66583 ,  H01L29/66621 ,  H01L29/78

Abstract: 本發明提出一種嵌壁式電晶體結構之製備方法,其首先以離子佈植形成摻雜區於一基板上,再形成複數個閘極隔離區塊於該基板上,並形成複數個第一間隙壁於該閘極隔離區塊之側壁,再局部去除未被該第一間隙壁及該閘極隔離區塊覆蓋之基板以形成複數個凹部於該第一間隙壁間之基板中,並同時形成自我對準之源/汲極摻雜區。之後,形成一閘氧化層於該凹部之內壁,再形成一閘極結構於該閘氧化層上而完成該嵌壁式電晶體結構。

Abstract in simplified Chinese: 本发明提出一种嵌壁式晶体管结构之制备方法,其首先以离子布植形成掺杂区于一基板上,再形成复数个闸极隔离区块于该基板上,并形成复数个第一间隙壁于该闸极隔离区块之侧壁,再局部去除未被该第一间隙壁及该闸极隔离区块覆盖之基板以形成复数个凹部于该第一间隙壁间之基板中,并同时形成自我对准之源/汲极掺杂区。之后,形成一闸氧化层于该凹部之内壁,再形成一闸极结构于该闸氧化层上而完成该嵌壁式晶体管结构。

公开(公告)号：TW200913163A

公开(公告)日：2009-03-16

申请号：TW096132709

申请日：2007-09-03

Applicant: 南亞科技股份有限公司 NANYA TECHNOLOGY CORPORATION.

Inventor： 張明成 CHANG, MING CHENG ,  洪志雄 HUNG, CHIH HSIUNG ,  王茂盈 WANG, MAO YING ,  徐薇惠 HSU, WEI HUI

IPC: H01L

CPC classification number: H01L29/66583 ,  H01L21/28273 ,  H01L29/512 ,  H01L29/7887

Abstract: 本發明提供一種非揮發性記憶體裝置的製造方法,包括提供一基板;於上述基板上依序形成一穿隧絕緣層和一第一導電層;於上述第一導電層和上述穿隧絕緣層中形成一溝槽,並從上述溝槽中暴露出部分上述基板;於上述溝槽中順應性形成一第一絕緣層;於上述第一絕緣層的側壁上形成一第二絕緣層;於上述溝槽中順應性形成一第三絕緣層,並覆蓋上述溝槽底部的上述第一絕緣層和上述溝槽側壁的上述第二絕緣層,其中位於上述溝槽側壁的上述第三絕緣層的厚度小於位於上述溝槽底部的上述第三絕緣層的厚度;於上述溝槽之上述第三絕緣層上形成一控制閘極。

Abstract in simplified Chinese: 本发明提供一种非挥发性内存设备的制造方法,包括提供一基板;于上述基板上依序形成一穿隧绝缘层和一第一导电层;于上述第一导电层和上述穿隧绝缘层中形成一沟槽,并从上述沟槽中暴露出部分上述基板;于上述沟槽中顺应性形成一第一绝缘层;于上述第一绝缘层的侧壁上形成一第二绝缘层;于上述沟槽中顺应性形成一第三绝缘层,并覆盖上述沟槽底部的上述第一绝缘层和上述沟槽侧壁的上述第二绝缘层,其中位于上述沟槽侧壁的上述第三绝缘层的厚度小于位于上述沟槽底部的上述第三绝缘层的厚度;于上述沟槽之上述第三绝缘层上形成一控制闸极。

公开(公告)号：TWI298175B

公开(公告)日：2008-06-21

申请号：TW094139231

申请日：2005-11-09

Applicant: 茂德科技股份有限公司 PROMOS TECHNOLOGIES INC.

Inventor： 賴素貞 LAI, SU CHEN

IPC: H01L

CPC classification number: H01L29/42376 ,  H01L21/28061 ,  H01L21/28114 ,  H01L29/6656 ,  H01L29/66583

Abstract: 一種閘極結構包括基底、閘介電層、第一導體層、第二導體層、頂蓋層、以及第一絕緣間隙壁。其中,閘介電層設置於基底上。第一導體層設置於閘介電層上,且具有一開口。第二導體層部份設置於第一導體層之開口中,且其包含一個凸出部,凸出部突出於第一導體層之開口,而凸出部的寬度小於位在開口內的第二導體層寬度。凸出部上方設置有頂蓋層。另外,第一絕緣間隙壁設置於部分第一導體層上及凸出部兩側的側壁上。本發明之第二導體層包括一個凸出部,因此降低了閘極結構阻値,以提高元件的效能。

Abstract in simplified Chinese: 一种闸极结构包括基底、闸介电层、第一导体层、第二导体层、顶盖层、以及第一绝缘间隙壁。其中,闸介电层设置于基底上。第一导体层设置于闸介电层上,且具有一开口。第二导体层部份设置于第一导体层之开口中,且其包含一个凸出部,凸出部突出于第一导体层之开口,而凸出部的宽度小于位在开口内的第二导体层宽度。凸出部上方设置有顶盖层。另外,第一绝缘间隙壁设置于部分第一导体层上及凸出部两侧的侧壁上。本发明之第二导体层包括一个凸出部,因此降低了闸极结构阻値,以提高组件的性能。

公开(公告)号：TW200822225A

公开(公告)日：2008-05-16

申请号：TW096122162

申请日：2007-06-20

Applicant: 應用材料股份有限公司 APPLIED MATERIALS, INC.

Inventor： 巴西努米海拉 BALSEANU, MIHAELA ,  蓋葉維多 NGUYEN, VICTOR ,  夏立群 XIA, LI-QUN ,  惠蒂德瑞克R WITTY, DEREK R. ,  姆薩德希肯 M' SAAD, HICHEM ,  石美儀 SHEK, MEI-YEE ,  羅弗洛克依莎貝莉塔 ROFLOX, ISABELITA

IPC: H01L

CPC classification number: H01L21/3105 ,  C23C16/345 ,  C23C16/56 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/3185 ,  H01L21/823807 ,  H01L29/66583 ,  H01L29/7843

Abstract: 可藉由在較高之溫度下沈積而提高氮化矽層的應力。採用一種能使一基板實際加熱至高於400℃的設備(例如,一種陶製而非鋁製的加熱器),則初鍍之氮化矽膜可展現出增强的應力,使位於其下的MOS電晶體元件的性能得以提昇。根據其他實施例,一氮化矽沈積膜係在一高溫下曝露於紫外光(UV)下以進行硬化,從而助使自膜中移除氫並增進膜應力。根據又其他實施例,一氮化矽膜在形成上,係利用一種採多個沈積/硬化循環的整合製程,以維護下方高起特徵尖角處之膜層的完整。而相繼膜層間的附著力,則可藉由在每一循環中納入一紫外光硬化後之電漿處理而獲得提昇。

Abstract in simplified Chinese: 可借由在较高之温度下沉积而提高氮化硅层的应力。采用一种能使一基板实际加热至高于400℃的设备(例如,一种陶制而非铝制的加热器),则初镀之氮化硅膜可展现出增强的应力,使位于其下的MOS晶体管组件的性能得以提升。根据其他实施例,一氮化硅沉积膜系在一高温下曝露于紫外光(UV)下以进行硬化,从而助使自膜中移除氢并增进膜应力。根据又其他实施例,一氮化硅膜在形成上,系利用一种采多个沉积/硬化循环的集成制程,以维护下方高起特征尖角处之膜层的完整。而相继膜层间的附着力,则可借由在每一循环中纳入一紫外光硬化后之等离子处理而获得提升。

公开(公告)号：TW200739748A

公开(公告)日：2007-10-16

申请号：TW095146281

申请日：2006-12-11

Applicant: 英特爾股份有限公司 INTEL CORPORATION

Inventor： 馬克 鮑爾 BOHR, MARK

IPC: H01L

CPC classification number: H01L21/28079 ,  H01L21/28194 ,  H01L21/28518 ,  H01L21/76843 ,  H01L21/76855 ,  H01L23/485 ,  H01L29/495 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66583 ,  H01L29/78

Abstract: 一種在高(k)介電値/金屬閘電極中形成金屬矽化物層的方法,包含:在一基材上,形成具有犧牲閘的電晶體;沈積第一ILD層在該基材上;移除該犧牲層以形成一閘溝渠;沈積一高k介電層於該閘溝渠內;退火該高k介電層;沈積第一金屬層於該閘溝渠內;沈積第二ILD層在該第一ILD層與電晶體上;蝕刻該第一與第二ILD層,以形成第一接觸溝渠與第二接觸溝渠,其向下延伸至電晶體的源極區與汲極區;沈積第二金屬層於該等接觸溝渠內;退火該第二金屬層,以形成金屬矽化物層;及沈積第三金屬層於該第一與第二接觸溝渠內,以填入該等接觸溝渠。

Abstract in simplified Chinese: 一种在高(k)介电値/金属闸电极中形成金属硅化物层的方法,包含:在一基材上,形成具有牺牲闸的晶体管;沉积第一ILD层在该基材上;移除该牺牲层以形成一闸沟渠;沉积一高k介电层于该闸沟渠内;退火该高k介电层;沉积第一金属层于该闸沟渠内;沉积第二ILD层在该第一ILD层与晶体管上;蚀刻该第一与第二ILD层,以形成第一接触沟渠与第二接触沟渠,其向下延伸至晶体管的源极区与汲极区;沉积第二金属层于该等接触沟渠内;退火该第二金属层,以形成金属硅化物层;及沉积第三金属层于该第一与第二接触沟渠内,以填入该等接触沟渠。

公开(公告)号：TWI283068B

公开(公告)日：2007-06-21

申请号：TW095114869

申请日：2006-04-26

Applicant: 台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 鄭鈞隆 CHENG, CHUNG LONG ,  鄭光茗 THEI, KONG BENG ,  莊學理 HARRY HAKLAY CHUANG

IPC: H01L

CPC classification number: H01L27/0629 ,  H01L29/66553 ,  H01L29/66583 ,  H01L29/78

Abstract: 本發明揭露一種在一半導體基底上整合地形成一鑲嵌閘極結構及一阻絕元件的製作方法。一第一介電層，具有一第一開口及一第二開口形成於半導體基底上。至少一側壁間隙物形成於此第一開口內部側邊上，其中第一開口暴露部份半導體基底。一覆蓋層形成於該第二開口的內壁及底部表面上。由該些側壁間隙物圍繞之一鑲嵌閘極結構形成於該第一開口。一阻絕元件形成於該第二開口之該覆蓋層上。該覆蓋層容許該阻絕元件的深度較該鑲嵌閘極結構的深度淺。

Abstract in simplified Chinese: 本发明揭露一种在一半导体基底上集成地形成一镶嵌闸极结构及一阻绝组件的制作方法。一第一介电层，具有一第一开口及一第二开口形成于半导体基底上。至少一侧壁间隙物形成于此第一开口内部侧边上，其中第一开口暴露部份半导体基底。一覆盖层形成于该第二开口的内壁及底部表面上。由该些侧壁间隙物围绕之一镶嵌闸极结构形成于该第一开口。一阻绝组件形成于该第二开口之该覆盖层上。该覆盖层容许该阻绝组件的深度较该镶嵌闸极结构的深度浅。

公开(公告)号：TW200719392A

公开(公告)日：2007-05-16

申请号：TW094139231

申请日：2005-11-09

Applicant: 茂德科技股份有限公司 PROMOS TECHNOLOGIES INC.

Inventor： 賴素貞 LAI, SU-CHEN

IPC: H01L

CPC classification number: H01L29/42376 ,  H01L21/28061 ,  H01L21/28114 ,  H01L29/6656 ,  H01L29/66583

Abstract: 一種閘極結構包括基底、閘介電層、第一導體層、第二導體層、頂蓋層、以及第一絕緣間隙壁。其中,閘介電層設置於基底上。第一導體層設置於閘介電層上,且具有一開口。第二導體層部份設置於第一導體層之開口中,且其包含一個凸出部,凸出部突出於第一導體層之開口,而凸出部的寬度小於位在開口內的第二導體層寬度。凸出部上方設置有頂蓋層。另外,第一絕緣間隙壁設置於部分第一導體層上及凸出部兩側的側壁上。本發明之第二導體層包括一個凸出部,因此降低了閘極結構阻値,以提高元件的效能。

Abstract in simplified Chinese: 一种闸极结构包括基底、闸介电层、第一导体层、第二导体层、顶盖层、以及第一绝缘间隙壁。其中,闸介电层设置于基底上。第一导体层设置于闸介电层上,且具有一开口。第二导体层部份设置于第一导体层之开口中,且其包含一个凸出部,凸出部突出于第一导体层之开口,而凸出部的宽度小于位在开口内的第二导体层宽度。凸出部上方设置有顶盖层。另外,第一绝缘间隙壁设置于部分第一导体层上及凸出部两侧的侧壁上。本发明之第二导体层包括一个凸出部,因此降低了闸极结构阻値,以提高组件的性能。