公开(公告)号：TW200737340A

公开(公告)日：2007-10-01

申请号：TW095109628

申请日：2006-03-21

Applicant: 茂德科技股份有限公司 PROMOS TECHNOLOGIES INC.

Inventor： 林逸峻 LIN, JIM ,  張三榮 CHANG, SAN-JUNG ,  羅郁程 LO, YU-CHENG

IPC: H01L

CPC classification number: H01L29/42376 ,  H01L21/28238 ,  H01L29/66553 ,  H01L29/66621 ,  H01L29/66651 ,  H01L29/7834

Abstract: 一種具凹蝕通道之半導體元件及其製造方法,該半導體元件包含一基底、一閘極、一源極/汲極與反轉間隙壁。其中,基底具有一凹蝕溝渠,而閘極位於該凹蝕溝渠之上並突出於該基底。閘極更包含一多晶矽層以及一導電層,該多晶矽層係位於該基底中之該凹蝕溝渠內,該導電層位於該多晶矽層之上並突出於該基底,其中該導電層之寬度由下往上漸次地增加。源極、汲極位於該閘極之側邊,而反轉間隙壁則位於該多晶矽層之上以及該導電層之側壁外。

Abstract in simplified Chinese: 一种具凹蚀信道之半导体组件及其制造方法,该半导体组件包含一基底、一闸极、一源极/汲极与反转间隙壁。其中,基底具有一凹蚀沟渠,而闸极位于该凹蚀沟渠之上并突出于该基底。闸极更包含一多晶硅层以及一导电层,该多晶硅层系位于该基底中之该凹蚀沟渠内,该导电层位于该多晶硅层之上并突出于该基底,其中该导电层之宽度由下往上渐次地增加。源极、汲极位于该闸极之侧边,而反转间隙壁则位于该多晶硅层之上以及该导电层之侧壁外。

公开(公告)号：TW200735224A

公开(公告)日：2007-09-16

申请号：TW095108832

申请日：2006-03-15

Applicant: 南亞科技股份有限公司 NANYA TECHNOLOGY CORP.

Inventor： 林瑄智 LIN, SHIAN-JYH ,  程謙禮 CHENG, CHIEN-LI

IPC: H01L

CPC classification number: H01L21/28211 ,  H01L21/28238 ,  H01L27/10876 ,  H01L29/66621

Abstract: 本發明提供一種電晶體元件的製作方法,先於半導體基底中形成閘極溝渠;於溝渠側壁上形成側壁子;再於溝渠底部上形成底部氧化層;隨後去除該側壁子;於溝渠側壁上形成汲極/源極摻雜區;然後去除底部氧化層,以於閘極溝渠內形成弧形溝渠底部;於閘極溝渠的溝渠側壁以及弧形溝渠底部上形成一犧牲氧化層;進行乾蝕刻製程,蝕刻該犧牲氧化層,暴露出弧形溝渠底部;於暴露出來的該弧形溝渠底部上形成閘極介電層;最後於該閘極溝渠填入閘極材料層。

Abstract in simplified Chinese: 本发明提供一种晶体管组件的制作方法,先于半导体基底中形成闸极沟渠;于沟渠侧壁上形成侧壁子;再于沟渠底部上形成底部氧化层;随后去除该侧壁子;于沟渠侧壁上形成汲极/源极掺杂区;然后去除底部氧化层,以于闸极沟渠内形成弧形沟渠底部;于闸极沟渠的沟渠侧壁以及弧形沟渠底部上形成一牺牲氧化层;进行干蚀刻制程,蚀刻该牺牲氧化层,暴露出弧形沟渠底部;于暴露出来的该弧形沟渠底部上形成闸极介电层;最后于该闸极沟渠填入闸极材料层。

公开(公告)号：TW200725888A

公开(公告)日：2007-07-01

申请号：TW095138621

申请日：2006-10-19

Applicant: 萬國商業機器公司 INTERNATIONAL BUSINESS MACHINES CORPORATION

Inventor： 卡提爾艾德華A CARTIER, EDUARD A. ,  賈米森保羅C JAMISON, PAUL C. ,  卡培爾馬修W COPEL, MATTHEW W. ,  詹米拉加羅 JAMMY, RAJARAO ,  法蘭克馬丁M FRANK, MARTIN M. ,  林德貝瑞P LINDER, BARRY P. ,  古席夫艾及尼P GOUSEV, EVGENI P. ,  那拉亞南維傑 NARAYANAN, VIJAY

IPC: H01L

CPC classification number: H01L29/513 ,  H01L21/28194 ,  H01L21/28238 ,  H01L21/823807 ,  H01L29/105 ,  H01L29/1083 ,  H01L29/517 ,  H01L29/518 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本發明提供一種半導體結構,特別是pFET,其包含介電常數大於二氧化矽且鍺或矽含量大於50%之介電材料,以及至少一其他構件以藉由材料堆疊工程來調整臨界/平帶電壓。本發明預期到之該其他構件包含,例如,在該介電材料上運用一絕緣中間層以固定電荷及/或藉由形成一經設計的通道區域。本發明也有關於一種製造此CMOS結構的方法。

Abstract in simplified Chinese: 本发明提供一种半导体结构,特别是pFET,其包含介电常数大于二氧化硅且锗或硅含量大于50%之介电材料,以及至少一其他构件以借由材料堆栈工程来调整临界/平带电压。本发明预期到之该其他构件包含,例如,在该介电材料上运用一绝缘中间层以固定电荷及/或借由形成一经设计的信道区域。本发明也有关于一种制造此CMOS结构的方法。

公开(公告)号：TWI278067B

公开(公告)日：2007-04-01

申请号：TW095100809

申请日：2006-01-09

Applicant: 南亞科技股份有限公司 NANYA TECHNOLOGY CORP.

Inventor： 林瑄智 LIN, SHIAN JYH

IPC: H01L

CPC classification number: H01L29/66621 ,  H01L21/223 ,  H01L21/28238 ,  H01L27/10876 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/66553

Abstract: 本發明提供一種電晶體元件的製作方法，先於半導體基底中形成閘極溝渠；於溝渠側壁上形成多晶矽/氮化矽側壁子；再於溝渠底部上形成底部氧化層；隨後去除多晶矽/氮化矽側壁子；於溝渠側壁上形成汲極/源極摻雜區；然後去除底部氧化層，以於閘極溝渠內形成弧形溝渠底部；於暴露出來的弧形溝渠底部上形成閘極介電層；最後於閘極溝渠填入閘極材料層。

Abstract in simplified Chinese: 本发明提供一种晶体管组件的制作方法，先于半导体基底中形成闸极沟渠；于沟渠侧壁上形成多晶硅/氮化硅侧壁子；再于沟渠底部上形成底部氧化层；随后去除多晶硅/氮化硅侧壁子；于沟渠侧壁上形成汲极/源极掺杂区；然后去除底部氧化层，以于闸极沟渠内形成弧形沟渠底部；于暴露出来的弧形沟渠底部上形成闸极介电层；最后于闸极沟渠填入闸极材料层。

公开(公告)号：TWI277168B

公开(公告)日：2007-03-21

申请号：TW092105181

申请日：2003-03-11

Applicant: 維瑞安半導體設備公司 VARIAN SEMICONDUCTOR EQUIPMENT ASSOCIATES, INC.

Inventor： 丹尼爾F. 道寧 DOWNEY, DANIEL F.

IPC: H01L

CPC classification number: H01J37/32412 ,  C23C8/80 ,  C23C10/02 ,  C23C10/60 ,  C23C12/02 ,  C23C14/48 ,  C23C14/5806 ,  C23C16/56 ,  H01L21/28202 ,  H01L21/28229 ,  H01L21/28238 ,  H01L21/3144 ,  H01L21/31604 ,  H01L21/31612 ,  H01L29/517 ,  H01L29/518

Abstract: 提供一種在基板上形成薄膜層的方法。該方法包括以下步驟：將基板上的薄表面層摻雜以低能量的摻雜物質離子，以及充分地加熱薄表面層，以於摻雜物質和表面層之間產生反應。加熱步驟係與至少部分的摻雜步驟同時進行。摻雜步驟可以利用薄表面層的電漿摻雜。在一具體態樣中，摻雜步驟包括將氧化矽層電漿摻雜以氮離子。加熱步驟可以利用熱傳導，或者以輻射方式加熱，例如以光學能量加熱。此方法可以用於形成厚度為50埃或更小的介電層。

Abstract in simplified Chinese: 提供一种在基板上形成薄膜层的方法。该方法包括以下步骤：将基板上的薄表面层掺杂以低能量的掺杂物质离子，以及充分地加热薄表面层，以于掺杂物质和表面层之间产生反应。加热步骤系与至少部分的掺杂步骤同时进行。掺杂步骤可以利用薄表面层的等离子掺杂。在一具体态样中，掺杂步骤包括将氧化硅层等离子掺杂以氮离子。加热步骤可以利用热传导，或者以辐射方式加热，例如以光学能量加热。此方法可以用于形成厚度为50埃或更小的介电层。

公开(公告)号：TW546761B

公开(公告)日：2003-08-11

申请号：TW090111540

申请日：2001-05-15

Applicant: 特許半導體製造公司

Inventor： 詹姆斯李雍盟 ,  李霞

IPC: H01L

CPC classification number: H01L21/28176 ,  H01L21/26506 ,  H01L21/28194 ,  H01L21/28202 ,  H01L21/28238 ,  H01L21/3144 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518

Abstract: 第一種選擇為一種包含有下列步驟之形成超薄緩衝氧化層的方法。提供具有淺溝渠隔離(STI)區域被形成於其中的一個矽基板，其中該淺溝渠隔離將隔離至少一個主動區域。該矽基板具有一個上表面。形成一個犧牲氧化層於該矽基板與淺溝渠隔離區域上。將氧氣植入該矽基板中。該氧氣植入在接近該矽基板上表面處有一峰值濃度。將該犧牲氧化層剝離並移除。形成一個閘極介電層於該矽基板上。沈積一個導電層於該閘極介電層上。將該結構進行退火，而形成一個超薄緩衝氧化層於該矽基板與該閘極介電層之間。第二種選擇為一種包含有下列步驟之形成超薄緩衝氧化層的方法。提供具有淺溝渠隔離(STI)區域被形成於其中的一個矽基板，其中該淺溝渠隔離將隔離至少一個主動區域。該矽基板具有一個上表面。形成一個閘極介電層於該矽基板與淺溝渠隔離區域上。形成一個犧牲氧化層於該閘極介電層上。將氧氣植入該矽基板中。該氧氣植入在接近該矽基板上表面處有一峰值濃度。將該犧牲氧化層剝離並移除。沈積一個導電層於該閘極介電層上。將該結構進行退火，而形成一個超薄緩衝氧化層於該矽基板與該閘極介電層之間。

Abstract in simplified Chinese: 第一种选择为一种包含有下列步骤之形成超薄缓冲氧化层的方法。提供具有浅沟渠隔离(STI)区域被形成于其中的一个硅基板，其中该浅沟渠隔离将隔离至少一个主动区域。该硅基板具有一个上表面。形成一个牺牲氧化层于该硅基板与浅沟渠隔离区域上。将氧气植入该硅基板中。该氧气植入在接近该硅基板上表面处有一峰值浓度。将该牺牲氧化层剥离并移除。形成一个闸极介电层于该硅基板上。沉积一个导电层于该闸极介电层上。将该结构进行退火，而形成一个超薄缓冲氧化层于该硅基板与该闸极介电层之间。第二种选择为一种包含有下列步骤之形成超薄缓冲氧化层的方法。提供具有浅沟渠隔离(STI)区域被形成于其中的一个硅基板，其中该浅沟渠隔离将隔离至少一个主动区域。该硅基板具有一个上表面。形成一个闸极介电层于该硅基板与浅沟渠隔离区域上。形成一个牺牲氧化层于该闸极介电层上。将氧气植入该硅基板中。该氧气植入在接近该硅基板上表面处有一峰值浓度。将该牺牲氧化层剥离并移除。沉积一个导电层于该闸极介电层上。将该结构进行退火，而形成一个超薄缓冲氧化层于该硅基板与该闸极介电层之间。

公开(公告)号：TW511231B

公开(公告)日：2002-11-21

申请号：TW090126674

申请日：2001-10-29

Applicant: 三星電子股份有限公司

Inventor： 李康潤 ,  朴鍾佑

IPC: H01L

CPC classification number: H01L29/7851 ,  H01L21/2652 ,  H01L21/26586 ,  H01L21/28238 ,  H01L21/76224 ,  H01L21/76237 ,  H01L21/823481 ,  H01L27/10873 ,  H01L27/10876 ,  H01L27/10879 ,  H01L29/66636 ,  H01L29/66787 ,  H01L29/66795 ,  H01L29/7834 ,  H01L29/7853

Abstract: 本發明係提供一種積體電路元件，包括一其內形成一溝渠的基底。絕緣層位於溝渠內並覆蓋溝渠的第一側壁部份。閘極電極位於溝渠的第二側壁部份上。

Abstract in simplified Chinese: 本发明系提供一种集成电路组件，包括一其内形成一沟渠的基底。绝缘层位于沟渠内并覆盖沟渠的第一侧壁部份。闸极电极位于沟渠的第二侧壁部份上。