-
公开(公告)号：TW200300257A
公开(公告)日：2003-05-16
申请号：TW091132089
申请日：2002-10-29
Applicant: 日立製作所股份有限公司 株式會社日立製作所 , 日立超愛爾 愛斯 愛系統股份有限公司
IPC: G11C
CPC classification number: G06F11/1068
Abstract: 本發明之課題在於：避免起因於系統的有效記錄速率低於寫入資料的速率的系統失敗。其解決手段為：以包含：包含可以進行資料的寫入的資料區域、及可以寫入被寫入在上述資料區域的資料的管理資訊的管理區域之記憶體部(11)；及控制上述記憶體部的動作的記憶體控制部(14)而構成記錄裝置時，藉由設置對於在上述資料區域的寫入錯誤，不指示相同資料的再寫入，而指示下一資料的寫入，對於在上述管理區域的寫入錯誤，指示相同資料的再寫入用的控制手段(15)，避免有效記錄速率低於寫入資料的速率。
Abstract in simplified Chinese: 本发明之课题在于：避免起因于系统的有效记录速率低于写入数据的速率的系统失败。其解决手段为：以包含：包含可以进行数据的写入的数据区域、及可以写入被写入在上述数据区域的数据的管理信息的管理区域之内存部(11)；及控制上述内存部的动作的内存控制部(14)而构成记录设备时，借由设置对于在上述数据区域的写入错误，不指示相同数据的再写入，而指示下一数据的写入，对于在上述管理区域的写入错误，指示相同数据的再写入用的控制手段(15)，避免有效记录速率低于写入数据的速率。
-
公开(公告)号：TW200300608A
公开(公告)日：2003-06-01
申请号：TW091133058
申请日：2002-11-11
Applicant: 日立製作所股份有限公司 株式會社日立製作所
IPC: H01L
CPC classification number: H01L29/7842 , H01L21/823412 , H01L21/823481 , H01L27/10873 , H01L27/10897
Abstract: 本發明之目的在於提供一種在具有使用期望多數的場效電晶體的特性相同之電晶體之電氣電路的半導體裝置中，該電晶體特性優異之可靠性高的半導體裝置。
Abstract in simplified Chinese: 本发明之目的在于提供一种在具有使用期望多数的场效应管的特性相同之晶体管之电气电路的半导体设备中，该晶体管特性优异之可靠性高的半导体设备。
-
公开(公告)号：TW200300556A
公开(公告)日：2003-06-01
申请号：TW091132713
申请日：2002-11-06
Applicant: 日立製作所股份有限公司 株式會社日立製作所
IPC: G11C
CPC classification number: G11C16/26 , G11C16/0416
Abstract: 課題]縮短對於非揮發性記憶體單元所連接之位元線的充電時間，高速化由非揮發性記憶體單元資訊的讀出。
Abstract in simplified Chinese: 课题]缩短对于非挥发性内存单元所连接之比特线的充电时间，高速化由非挥发性内存单元信息的读出。
-
公开(公告)号：TW200300594A
公开(公告)日：2003-06-01
申请号：TW091133549
申请日：2002-11-15
Applicant: 日立製作所股份有限公司 株式會社日立製作所
IPC: H01L
CPC classification number: H01L29/7846 , H01L21/76224 , H01L21/823807 , H01L21/823878 , H01L29/7842
Abstract: 【課題】本發明之目的在於提供：在具有n通道型場效電晶體與p通道型場效電晶體之半導體裝置中，汲極電流特性優異之可靠度高的半導體裝置。【解決手段】在形成n通道型場效電晶體之主動區域的溝側壁設置矽氮化膜，另外，在p通道型場效電晶體之主動區域的溝側壁，只在與通道方向垂直之方向設置矽氮化膜。
Abstract in simplified Chinese: 【课题】本发明之目的在于提供：在具有n信道型场效应管与p信道型场效应管之半导体设备中，汲极电流特性优异之可靠度高的半导体设备。【解决手段】在形成n信道型场效应管之主动区域的沟侧壁设置硅氮化膜，另外，在p信道型场效应管之主动区域的沟侧壁，只在与信道方向垂直之方向设置硅氮化膜。
-
5.发明专利半導體積體電路裝置 SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE 失效半导体集成电路设备 SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE
公开(公告)号：TW200300294A
公开(公告)日：2003-05-16
申请号：TW091132081
申请日：2002-10-29
Applicant: 日立製作所股份有限公司 株式會社日立製作所
IPC: H01L
CPC classification number: H03K19/00384 , H03K2217/0018
Abstract: 本發明之課題在於提供具有不單補償電路動作速度，而且也補償洩漏電流之偏差的機構之半導體積體電路裝置。其解決手段為具備：以CMOS構成之主電路、及模擬相同以CMOS構成之主電路的關鍵路徑，監視該空徑之延遲之延遲監視電路11、及檢測PMOS電晶體與NMOS電晶體之臨界值電壓差分之PN平衡補償電路13、及接受延遲監視電路11與PN平衡補償電路15之輸出，將延遲監視電路11之動作速度補償為所期望之速度，對延遲監視電路11與主電路供應使PMOS電晶體與NMOS電晶體之臨界值電壓差減少之井偏壓的井偏壓產生電路25。
Abstract in simplified Chinese: 本发明之课题在于提供具有不单补偿电路动作速度，而且也补偿泄漏电流之偏差的机构之半导体集成电路设备。其解决手段为具备：以CMOS构成之主电路、及仿真相同以CMOS构成之主电路的关键路径，监视该空径之延迟之延迟监视电路11、及检测PMOS晶体管与NMOS晶体管之临界值电压差分之PN平衡补偿电路13、及接受延迟监视电路11与PN平衡补偿电路15之输出，将延迟监视电路11之动作速度补偿为所期望之速度，对延迟监视电路11与主电路供应使PMOS晶体管与NMOS晶体管之临界值电压差减少之井偏压的井偏压产生电路25。
