公开(公告)号：TWI330362B

公开(公告)日：2010-09-11

申请号：TW095103389

申请日：2006-01-27

Applicant: NEC電子股份有限公司

Inventor： 飯田知廣

IPC: G11B

CPC classification number: G11B20/18

Abstract: 提供一種無須複雜的電路結構即可以較低之錯誤率讀取資料的光碟再生設備。本發明一實施態樣係提供一種光碟再生設備，係基於自光碟讀取且具有整數倍於再生脈衝週期之脈衝週期的訊號來再生資料訊號，包含：一脈衝產生單元，係基於二元化該自光碟讀取之訊號所獲得的輸入訊號來產生再生脈衝；一錯誤成分偵測單元，係偵測輸入訊號中之錯誤成分；一閾值儲存單元，係儲存用於決定該錯誤成分之閾值；以及一資料訊號再生單元，係基於錯誤成分偵測單元所偵測之錯誤成分及儲存於閾值儲存單元之閾值來再生輸入訊號中之資料訊號。

Abstract in simplified Chinese: 提供一种无须复杂的电路结构即可以较低之错误率读取数据的光盘再生设备。本发明一实施态样系提供一种光盘再生设备，系基于自光盘读取且具有整数倍于再生脉冲周期之脉冲周期的信号来再生数据信号，包含：一脉冲产生单元，系基于二元化该自光盘读取之信号所获得的输入信号来产生再生脉冲；一错误成分侦测单元，系侦测输入信号中之错误成分；一阈值存储单元，系存储用于决定该错误成分之阈值；以及一数据信号再生单元，系基于错误成分侦测单元所侦测之错误成分及存储于阈值存储单元之阈值来再生输入信号中之数据信号。

公开(公告)号：TWI330319B

公开(公告)日：2010-09-11

申请号：TW095106280

申请日：2006-02-24

Applicant: NEC電子股份有限公司

Inventor： 齊藤真也 ,  富永正志 ,  大津智彥

IPC: G06F

CPC classification number: G06F13/4027 ,  G06F13/4221

Abstract: 一種電腦系統，包含：一資訊處理設備，用以將一SCSI(小型電腦系統介面)指令納入一CBW(指令區塊包)內，並且根據USB(通用串列匯流排)協定傳輸該CBW；以及一週邊裝置，用以接收由該資訊處理設備傳輸過來的CBW，並且當該SCSI指令係為一預定指令時，傳輸一指示GPIO(通用輸入/輸出)介面狀態之預定暫存器值至該資訊處理設備。該資訊處理設備可根據一應用程式發布該SCSI指令。當該SCSI指令係非預定之SCSI指令時，該週邊處理設備則執行對應於該SCSI指令的處理。

Abstract in simplified Chinese: 一种电脑系统，包含：一信息处理设备，用以将一SCSI(小型电脑系统界面)指令纳入一CBW(指令区块包)内，并且根据USB(通用串行总线)协定传输该CBW；以及一周边设备，用以接收由该信息处理设备传输过来的CBW，并且当该SCSI指令系为一预定指令时，传输一指示GPIO(通用输入/输出)界面状态之预定寄存器值至该信息处理设备。该信息处理设备可根据一应用进程发布该SCSI指令。当该SCSI指令系非预定之SCSI指令时，该周边处理设备则运行对应于该SCSI指令的处理。

公开(公告)号：TWI330040B

公开(公告)日：2010-09-01

申请号：TW095105742

申请日：2006-02-21

Applicant: NEC電子股份有限公司

Inventor： 富士和浩

IPC: H04N

CPC classification number: H04N7/0115 ,  H04N5/253 ,  H04N7/012

Abstract: 一種下拉檢測設備，包含：一像素比較器，至少施行後續場域與目前場域之間的像素比較、以及在該後續場域與該目前場域中之水平像素比較，以判斷該後續場域與該目前場域間是否存在像素變化；一場域比較器，基於在該像素比較器中之判斷結果而判斷該後續場域與該目前場域間是否存在影像變化；及一下拉判定器，基於在該像素比較器中之該判斷結果之歷史，來判斷該輸入視頻訊號是否由下拉處理所產生。

Abstract in simplified Chinese: 一种下拉检测设备，包含：一像素比较器，至少施行后续场域与目前场域之间的像素比较、以及在该后续场域与该目前场域中之水平像素比较，以判断该后续场域与该目前场域间是否存在像素变化；一场域比较器，基于在该像素比较器中之判断结果而判断该后续场域与该目前场域间是否存在影像变化；及一下拉判定器，基于在该像素比较器中之该判断结果之历史，来判断该输入视频信号是否由下拉处理所产生。

公开(公告)号：TW201028065A

公开(公告)日：2010-07-16

申请号：TW098124848

申请日：2009-07-23

Applicant: 日本電氣股份有限公司 ,  NEC電子股份有限公司

Inventor： 森健太郎 ,  村井秀哉 ,  山道新太郎 ,  川野連也 ,  副島康志

IPC: H05K ,  H01L

CPC classification number: H05K1/185 ,  H01L23/5389 ,  H01L24/19 ,  H01L2224/04105 ,  H01L2224/20 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/0102 ,  H01L2924/01029 ,  H01L2924/0103 ,  H01L2924/01033 ,  H01L2924/01038 ,  H01L2924/0104 ,  H01L2924/01041 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01056 ,  H01L2924/01057 ,  H01L2924/01058 ,  H01L2924/01073 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01084 ,  H01L2924/014 ,  H01L2924/09701 ,  H01L2924/14 ,  H01L2924/15153 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2924/19041 ,  H05K1/115 ,  H05K3/4644 ,  H05K2201/0352 ,  H05K2201/10674 ,  H05K2203/0152 ,  H05K2203/0156 ,  H05K2203/063 ,  H05K2203/1469 ,  H01L2924/00

Abstract: 本發明提供高信賴度的半導體裝置及其製造方法,於配線基板內建有小間距、多接腳之半導體元件的半導體裝置中,可不使產量劣化而實現多層化。堆疊複數之配線層及絕緣層,並在絕緣層埋設半導體元件,且設在各絕緣層(15、18、21)之通孔(16、19、22)或者設在各絕緣層之配線(17、20、23)的至少其中之一形成與設在其他絕緣層或配線層之通孔或配線不同的剖面形狀。

Abstract in simplified Chinese: 本发明提供高信赖度的半导体设备及其制造方法,于配线基板内置有小间距、多接脚之半导体组件的半导体设备中,可不使产量劣化而实现多层化。堆栈复数之配线层及绝缘层,并在绝缘层埋设半导体组件,且设在各绝缘层(15、18、21)之通孔(16、19、22)或者设在各绝缘层之配线(17、20、23)的至少其中之一形成与设在其他绝缘层或配线层之通孔或配线不同的剖面形状。

公开(公告)号：TW201025860A

公开(公告)日：2010-07-01

申请号：TW098136647

申请日：2009-10-29

Applicant: NEC電子股份有限公司

Inventor： 本多悠里

IPC: H03K

CPC classification number: H03K19/018521 ,  H03K19/00384

Abstract: 本發明提供一種位準偏移電路,在令可因應於供給電流値而改變的供應電壓作為最低位準的供應電壓時,可抑制其輸入電壓範圍隨可變的供應電壓之値一同變化。其包含:電阻器R21,其一端接地;第1FET E21,其汲極與閘極與連接到電阻器R21的另一端,且其源極連接到第1電源CPOUT;第2FET E22,其源極連接到第1電源CPOUT,且其閘極連接到第1FET E21的閘極;電阻器R22,其一端連接到第2FET E22的汲極;第3FET E23,其源極連接到電阻器R22的另一端,其閘極介由電阻器R23而連接到輸入端子Vin;定電流源A,連接在第3FET汲極與第2電源VDD間;第4FET E24,其閘極輸入第2FET的汲極電位,其汲極連接到輸出端子Vout,且其源極連接到CPOUT;以及空乏式FET D21,其汲極連接到電源VDD,且其閘極與源極連接到Vout。定電流源A包含:空乏式FET D20;以及電阻器R20;FET D20的汲極連接到電源VDD,且源極連接到電阻器R20一端,電阻器R20另一端連接到FET D20的閘極與第3FET E23的汲極。

Abstract in simplified Chinese: 本发明提供一种位准偏移电路,在令可因应于供给电流値而改变的供应电压作为最低位准的供应电压时,可抑制其输入电压范围随可变的供应电压之値一同变化。其包含:电阻器R21,其一端接地;第1FET E21,其汲极与闸极与连接到电阻器R21的另一端,且其源极连接到第1电源CPOUT;第2FET E22,其源极连接到第1电源CPOUT,且其闸极连接到第1FET E21的闸极;电阻器R22,其一端连接到第2FET E22的汲极;第3FET E23,其源极连接到电阻器R22的另一端,其闸极介由电阻器R23而连接到输入端子Vin;定电流源A,连接在第3FET汲极与第2电源VDD间;第4FET E24,其闸极输入第2FET的汲极电位,其汲极连接到输出端子Vout,且其源极连接到CPOUT;以及空乏式FET D21,其汲极连接到电源VDD,且其闸极与源极连接到Vout。定电流源A包含:空乏式FET D20;以及电阻器R20;FET D20的汲极连接到电源VDD,且源极连接到电阻器R20一端,电阻器R20另一端连接到FET D20的闸极与第3FET E23的汲极。

公开(公告)号：TW201009367A

公开(公告)日：2010-03-01

申请号：TW098114047

申请日：2009-04-28

Applicant: NEC電子股份有限公司

Inventor： 田代靖典

IPC: G01R

CPC classification number: G01R31/31726 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本發明之目的在於減低測試成本。SiP1包含：進行資料發訊收訊之AD晶片2、邏輯晶片3。AD晶片2包含：產生平行資料之AD轉換電路12a、12b；並聯串聯轉換電路13a、13b，將於AD轉換電路12a、12b產生之平行資料分割並於時間方向排序；選擇電路14a、14b，選擇並聯串聯轉換電路13a、13b之輸出資料及將平行資料以能於多數路徑分別發訊之方式分割之分割資料其中之一並輸出到邏輯晶片3。邏輯晶片3，包含：串聯並聯轉換電路15a、15b，從於時間方向排序之資料復原原本之平行資料；及選擇電路16，選擇合成有分割資料之原本之平行資料及以串聯並聯轉換電路15a、15b復原之原本之平行資料，並輸出到端子18。

Abstract in simplified Chinese: 本发明之目的在于减低测试成本。SiP1包含：进行数据发讯收讯之AD芯片2、逻辑芯片3。AD芯片2包含：产生平行数据之AD转换电路12a、12b；并联串联转换电路13a、13b，将于AD转换电路12a、12b产生之平行数据分割并于时间方向排序；选择电路14a、14b，选择并联串联转换电路13a、13b之输出数据及将平行数据以能于多数路径分别发讯之方式分割之分割数据其中之一并输出到逻辑芯片3。逻辑芯片3，包含：串联并联转换电路15a、15b，从于时间方向排序之数据复原原本之平行数据；及选择电路16，选择合成有分割数据之原本之平行数据及以串联并联转换电路15a、15b复原之原本之平行数据，并输出到端子18。

公开(公告)号：TW201007885A

公开(公告)日：2010-02-16

申请号：TW098123223

申请日：2009-07-09

Applicant: NEC電子股份有限公司

Inventor： 盛一正成

IPC: H01L

CPC classification number: H01L21/76897 ,  H01L21/76816 ,  H01L21/76832 ,  H01L29/66545

Abstract: 半導體裝置100包括：矽基版102；第一閘極114a，包括形成在矽基板102上的閘極電極108，以及形成在閘極電極108之側壁上的側壁112；矽化層132，形成在位於第一閘極114a側壁之側邊的矽基板102表面上；接觸孔164，在俯視圖中與第一閘極114a至少部分重疊，其並延伸到矽基板102表面的矽化層132；其中，一絕緣膜位於接觸部164與第一閘極114a之閘極電極108之間。

Abstract in simplified Chinese: 半导体设备100包括：硅基版102；第一闸极114a，包括形成在硅基板102上的闸极电极108，以及形成在闸极电极108之侧壁上的侧壁112；硅化层132，形成在位于第一闸极114a侧壁之侧边的硅基板102表面上；接触孔164，在俯视图中与第一闸极114a至少部分重叠，其并延伸到硅基板102表面的硅化层132；其中，一绝缘膜位于接触部164与第一闸极114a之闸极电极108之间。

公开(公告)号：TW201005738A

公开(公告)日：2010-02-01

申请号：TW098118270

申请日：2009-06-02

Applicant: NEC電子股份有限公司

Inventor： 謝花正司

IPC: G11B

CPC classification number: G11B7/13 ,  G11B7/126

Abstract: 構成光碟裝置的接收器積體電路中之第一光接收器電路，可產生用以表示雷射光束之光量的第一電壓信號，此雷射光束係以多模態來進行振盪。第二光接收器電路可產生用以表示來自光碟之光回授之光量的第二電壓信號。二元化電路可擷取位在第一電壓信號中之預定頻率所對應之頻帶成分，並且使此頻帶成分進行二元化，藉以獲得數位信號。延遲元件乃將此數位信號的相位延遲相當於第一電壓信號與第二電壓信號間之相位差的時間，並且輸出相位延遲信號以作為時序信號。取樣保持電路(S/H)以與時序信號同步的方式，對第二電壓信號進行取樣與保持。又，低通濾波器可消除取樣保持電路的輸出信號之頻率所對應此的頻帶成分。

Abstract in simplified Chinese: 构成光盘设备的接收器集成电路中之第一光接收器电路，可产生用以表示激光光束之光量的第一电压信号，此激光光束系以多模态来进行振荡。第二光接收器电路可产生用以表示来自光盘之光回授之光量的第二电压信号。二元化电路可截取位在第一电压信号中之预定频率所对应之频带成分，并且使此频带成分进行二元化，借以获得数码信号。延迟组件乃将此数码信号的相位延迟相当于第一电压信号与第二电压信号间之相位差的时间，并且输出相位延迟信号以作为时序信号。采样保持电路(S/H)以与时序信号同步的方式，对第二电压信号进行采样与保持。又，低通滤波器可消除采样保持电路的输出信号之频率所对应此的频带成分。

公开(公告)号：TW201004374A

公开(公告)日：2010-01-16

申请号：TW098112517

申请日：2009-04-15

Applicant: NEC電子股份有限公司

Inventor： 加藤隆

IPC: H04N

CPC classification number: H04N9/78 ,  H04N9/646

Abstract: 錯誤降低設備包含：梳形缺乏偵測器，從亮度信號來偵測梳形缺乏；梳形存在偵測器，從色差信號來偵測梳形存在；垂直低通濾波器，接收色差信號；及選擇器，基於梳形缺乏偵測器及梳形存在偵測器之偵測結果來選擇色差信號及被實施垂直低通濾波器之色差信號之其中一者，假如亮度信號中無梳形而色差信號中存在梳形，則錯誤降低設備將垂直低通濾波器實施於色差信號，並將該信號輸出。

Abstract in simplified Chinese: 错误降低设备包含：梳形缺乏侦测器，从亮度信号来侦测梳形缺乏；梳形存在侦测器，从色差信号来侦测梳形存在；垂直低通滤波器，接收色差信号；及选择器，基于梳形缺乏侦测器及梳形存在侦测器之侦测结果来选择色差信号及被实施垂直低通滤波器之色差信号之其中一者，假如亮度信号中无梳形而色差信号中存在梳形，则错误降低设备将垂直低通滤波器实施于色差信号，并将该信号输出。

公开(公告)号：TW200952465A

公开(公告)日：2009-12-16

申请号：TW098111802

申请日：2009-04-09

Applicant: NEC電子股份有限公司

Inventor： 工藤貴志

IPC: H04N

CPC classification number: H04N1/3871 ,  H04N5/44504 ,  H04N21/44

Abstract: 一種影像處理裝置，其接收藉由結合複數個具有不同位元精度之影像信號而產生的輸入影像信號，且產生藉由位元擴充而增加該輸入影像信號之漸變階層數所獲得的輸出影像信號。該影像處理裝置包含依據輸入影像信號而產生中間信號的中間信號產生部。中間信號校正輸入影像信號，使得對應至由位元擴充增加之半色調的像素值包含於輸出影像信號中。該影像處理裝置更包含非線性濾波器，以在中間信號之像素值上進行非線性處理。當在對應至待處理像素的中間信號之像素值上進行非線性處理時，非線性濾波器基於待處理且包含於輸入影像信號中之像素的合成前位元精度，來改變其濾波器特性。

Abstract in simplified Chinese: 一种影像处理设备，其接收借由结合复数个具有不同比特精度之影像信号而产生的输入影像信号，且产生借由比特扩充而增加该输入影像信号之渐变阶层数所获得的输出影像信号。该影像处理设备包含依据输入影像信号而产生中间信号的中间信号产生部。中间信号校正输入影像信号，使得对应至由比特扩充增加之半色调的像素值包含于输出影像信号中。该影像处理设备更包含非线性滤波器，以在中间信号之像素值上进行非线性处理。当在对应至待处理像素的中间信号之像素值上进行非线性处理时，非线性滤波器基于待处理且包含于输入影像信号中之像素的合成前比特精度，来改变其滤波器特性。