公开(公告)号：TW201603671A

公开(公告)日：2016-01-16

申请号：TW104116769

申请日：2015-05-26

Applicant: 京瓷電路科技股份有限公司 ,  KYOCERA CIRCUIT SOLUTIONS, INC.

Inventor： 大隅孝一 ,  OHSUMI, KOHICHI ,  岡一喜 ,  OKA, KAZUKI

IPC: H05K3/10

CPC classification number: H05K3/4644 ,  H05K3/108 ,  H05K2201/0347 ,  H05K2201/09336 ,  H05K2201/09509 ,  H05K2201/09545 ,  H05K2201/09563 ,  H05K2201/09681 ,  H05K2203/025 ,  H05K2203/0723 ,  H05K2203/1476

Abstract: 本發明提供一種配線基板的製造方法，係包含：在上表面形成有下層的配線導體之下層的絕緣層形成上層的絕緣層的步驟；在前述上層的絕緣層上形成通孔的步驟；在前述通孔內及前述上層的絕緣層上表面，被覆第1基底金屬層的步驟；在前述第1基底金屬層上，形成第1鍍覆阻劑層的步驟；被覆至少完全填充前述通孔的第1電解鍍覆層的步驟；形成通孔導體的步驟；被覆第2基底金屬層的步驟；在前述第2基底金屬層上形成第2鍍覆阻劑層的步驟；被覆第2電解鍍覆層的步驟；及形成配線圖案的步驟。

Abstract in simplified Chinese: 本发明提供一种配线基板的制造方法，系包含：在上表面形成有下层的配线导体之下层的绝缘层形成上层的绝缘层的步骤；在前述上层的绝缘层上形成通孔的步骤；在前述通孔内及前述上层的绝缘层上表面，被覆第1基底金属层的步骤；在前述第1基底金属层上，形成第1镀覆阻剂层的步骤；被覆至少完全填充前述通孔的第1电解镀覆层的步骤；形成通孔导体的步骤；被覆第2基底金属层的步骤；在前述第2基底金属层上形成第2镀覆阻剂层的步骤；被覆第2电解镀覆层的步骤；及形成配线图案的步骤。