掃描非同步記憶元件及具備其之半導體積體電路以及其設計方法及測試圖案產生方法
    3.
    发明专利
    掃描非同步記憶元件及具備其之半導體積體電路以及其設計方法及測試圖案產生方法 审中-公开
    扫描异步记忆组件及具备其之半导体集成电路以及其设计方法及测试图案产生方法

    公开(公告)号:TW201211563A

    公开(公告)日:2012-03-16

    申请号:TW100121280

    申请日:2011-06-17

    IPC: G01R

    Abstract: 本發明之掃描非同步記憶元件具備:n值輸入之非同步記憶元件(12)、與自n位元之信號輸入及掃描輸入產生非同步記憶元件(12)的n值輸入之掃描控制邏輯電路(14)。掃描控制邏輯電路(14)在被賦予之控制信號在第1位元圖案之時將信號輸入作為非同步記憶元件(12)的n值輸入而輸出,在第2位元圖案之時將掃描輸入作為非同步記憶元件(12)的n值輸入而輸出,在除此以外之時將由非同步記憶元件(12)保持先前之值之位元圖案作為非同步記憶元件(12)的n值輸入而輸出。

    Abstract in simplified Chinese: 本发明之扫描异步记忆组件具备:n值输入之异步记忆组件(12)、与自n比特之信号输入及扫描输入产生异步记忆组件(12)的n值输入之扫描控制逻辑电路(14)。扫描控制逻辑电路(14)在被赋予之控制信号在第1比特图案之时将信号输入作为异步记忆组件(12)的n值输入而输出,在第2比特图案之时将扫描输入作为异步记忆组件(12)的n值输入而输出,在除此以外之时将由异步记忆组件(12)保持先前之值之比特图案作为异步记忆组件(12)的n值输入而输出。

    掃描驅動器 SCAN DRIVER
    4.
    发明专利
    掃描驅動器 SCAN DRIVER 失效
    扫描驱动器 SCAN DRIVER

    公开(公告)号:TW200947394A

    公开(公告)日:2009-11-16

    申请号:TW097116542

    申请日:2008-05-05

    Inventor: 洪敬和

    IPC: G09G

    CPC classification number: G01R31/318555 G01R31/318572

    Abstract: 一種掃描驅動器,包括電壓設定電路、計數器(Counter)電路、邏輯電路、動態解碼器(Dynamic Decoder)、N個位準轉換(Level Shift)電路及N個輸出級電路,N為自然數。電壓設定電路設定N個電壓訊號為第一位準。計數器電路提供計數資料至邏輯電路,邏輯電路根據計數資料產生M個控制訊號,M為自然數。動態解碼器包括多個電晶體,其排成N列以分別接收N個電壓訊號。此些電晶體更排成M行,其分別受控於M個控制訊號決定N個電壓訊號之位準。N個位準轉換電路分別提升N個電壓訊號之位準,N個輸出級電路分別根據位準提升後之N個位準輸出N個閘極訊號。

    Abstract in simplified Chinese: 一种扫描驱动器,包括电压设置电路、计数器(Counter)电路、逻辑电路、动态译码器(Dynamic Decoder)、N个位准转换(Level Shift)电路及N个输出级电路,N为自然数。电压设置电路设置N个电压信号为第一位准。计数器电路提供计数数据至逻辑电路,逻辑电路根据计数数据产生M个控制信号,M为自然数。动态译码器包括多个晶体管,其排成N列以分别接收N个电压信号。此些晶体管更排成M行,其分别受控于M个控制信号决定N个电压信号之位准。N个位准转换电路分别提升N个电压信号之位准,N个输出级电路分别根据位准提升后之N个位准输出N个闸极信号。

    邊際掃瞄測試介面中傳輸隱藏訊號之裝置與方法
    6.
    发明专利
    邊際掃瞄測試介面中傳輸隱藏訊號之裝置與方法 审中-公开
    边际扫瞄测试界面中传输隐藏信号之设备与方法

    公开(公告)号:TW200526005A

    公开(公告)日:2005-08-01

    申请号:TW093101268

    申请日:2004-01-16

    Inventor: 梁伯嵩

    IPC: H04N

    CPC classification number: G01R31/318555 G01R31/31719 G01R31/318588

    Abstract: 本發明係有關於一種邊際掃瞄測試介面中傳輸隱藏訊號之裝置與方法,其係在邊際掃瞄測試介面中定義一無作用狀態迴圈,且在邊際掃瞄測試介面初始時,監測邊際掃瞄測試介面之狀態移轉圖之一輸入,以當偵測出有一第一預設輸入串時,產生一符合該無作用之狀態迴圈的一輸入串之第一資料的輸出,而當偵測出有一第二預設輸入串時,產生一第二資料的輸出,其中,該第二預設輸入串係不同於該第一預設輸入串且符合該無作用之狀態迴圈的輸入串。

    Abstract in simplified Chinese: 本发明系有关于一种边际扫瞄测试界面中传输隐藏信号之设备与方法,其系在边际扫瞄测试界面中定义一无作用状态循环,且在边际扫瞄测试界面初始时,监测边际扫瞄测试界面之状态移转图之一输入,以当侦测出有一第一默认输入串时,产生一符合该无作用之状态循环的一输入串之第一数据的输出,而当侦测出有一第二默认输入串时,产生一第二数据的输出,其中,该第二默认输入串系不同于该第一默认输入串且符合该无作用之状态循环的输入串。

    邊際掃瞄測試介面中存取隱藏資料之裝置與方法
    7.
    发明专利
    邊際掃瞄測試介面中存取隱藏資料之裝置與方法 审中-公开
    边际扫瞄测试界面中存取隐藏数据之设备与方法

    公开(公告)号:TW200525164A

    公开(公告)日:2005-08-01

    申请号:TW093101269

    申请日:2004-01-16

    Inventor: 梁伯嵩

    IPC: G01R

    CPC classification number: G01R31/31719 G01R31/318555 G01R31/318588

    Abstract: 本發明係有關於一種邊際掃瞄測試介面中存取隱藏資料之裝置與方法,其係在邊際掃瞄測試介面中定義一無作用狀態迴圈,且在邊際掃瞄測試介面之狀態為初始之時,監測邊際掃瞄測試介面之狀態移轉圖的一輸入,以當偵測出有一第一預設輸入串時,產生一符合該無作用之狀態迴圈的一輸入串之第一資料的輸出,而當偵測出有一第二預設輸入串時,產生一第二資料的輸出,前述輸出之第一及第二資料之組合包括一輸入鍵值,當該輸入鍵值與一預設之寫入鍵值相符時,將一特定寫入資料載入一隱藏暫存器。

    Abstract in simplified Chinese: 本发明系有关于一种边际扫瞄测试界面中存取隐藏数据之设备与方法,其系在边际扫瞄测试界面中定义一无作用状态循环,且在边际扫瞄测试界面之状态为初始之时,监测边际扫瞄测试界面之状态移转图的一输入,以当侦测出有一第一默认输入串时,产生一符合该无作用之状态循环的一输入串之第一数据的输出,而当侦测出有一第二默认输入串时,产生一第二数据的输出,前述输出之第一及第二数据之组合包括一输入键值,当该输入键值与一默认之写入键值相符时,将一特定写入数据加载一隐藏寄存器。

    用以測試邏輯電路之掃描路徑電路
    8.
    发明专利
    用以測試邏輯電路之掃描路徑電路 失效
    用以测试逻辑电路之扫描路径电路

    公开(公告)号:TW569021B

    公开(公告)日:2004-01-01

    申请号:TW091116776

    申请日:2002-07-26

    IPC: G01R H03K

    CPC classification number: G01R31/318555 G01R31/318544

    Abstract: 所揭露者係一用以測試邏輯電路之掃描路徑電路,其包含多數個每個各具有一掃入端SI、一晶胞輸出、及用以接收時鐘信號之一時鐘輸入之掃描晶胞,該掃描晶胞與相關之掃入端和晶胞輸出串聯。每個掃描晶胞包括一掃描正反器21、以及一依據選擇控制信號選擇掃描正反器21之掃入端 SI信號或掃出端SO信號以將選定信號供至晶胞輸出之選擇電路31。以一旁路控制移位暫存器45決定選擇控制信號之值,使能形成一旁路介於任何第一級正反器外之掃描正反器的掃描資料輸入端子SDI與掃入端SI間,及/或一旁路介於任何除了最終級正反器外之掃描正反器的掃描資料輸出端子 SDO與掃入端SI間。

    Abstract in simplified Chinese: 所揭露者系一用以测试逻辑电路之扫描路径电路,其包含多数个每个各具有一扫入端SI、一晶胞输出、及用以接收时钟信号之一时钟输入之扫描晶胞,该扫描晶胞与相关之扫入端和晶胞输出串联。每个扫描晶胞包括一扫描正反器21、以及一依据选择控制信号选择扫描正反器21之扫入端 SI信号或扫出端SO信号以将选定信号供至晶胞输出之选择电路31。以一旁路控制移位寄存器45决定选择控制信号之值,使能形成一旁路介于任何第一级正反器外之扫描正反器的扫描数据输入端子SDI与扫入端SI间,及/或一旁路介于任何除了最终级正反器外之扫描正反器的扫描数据输出端子 SDO与扫入端SI间。

Patent Agency Ranking