-
公开(公告)号：TWI502669B
公开(公告)日：2015-10-01
申请号：TW098106262
申请日：2009-02-27
Applicant: 史坎尼曼崔克斯公司 , SCANIMETRICS INC.
Inventor： 沙拉桑畢 克里斯多夫V , SELLATHAMBY, CHRISTOPHER V. , 史陸普斯蓋 史帝芬 , SLUPSKY, STEVEN , 摩爾 布萊恩 , MOORE, BRIAN
CPC classification number: G08C17/02 , G01R31/3025 , G01R31/308 , G01R31/318555 , G01R31/318572 , H01L2224/16245 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48145 , H01L2224/48227 , H01L2224/73265 , H01L2924/15311 , H04Q9/02 , H04Q2209/40 , H04Q2209/75 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
-
公开(公告)号：TWI386903B
公开(公告)日：2013-02-21
申请号：TW097116542
申请日：2008-05-05
Applicant: 聯詠科技股份有限公司 , NOVATEK MICROELECTRONICS CORP.
Inventor： 洪敬和 , HUNG, CHING HO
IPC: G09G3/36
CPC classification number: G01R31/318555 , G01R31/318572
-
公开(公告)号：TW201211563A
公开(公告)日：2012-03-16
申请号：TW100121280
申请日：2011-06-17
Applicant: 國立大學法人奈良先端科學技術大學院大學
IPC: G01R
CPC classification number: G11C29/10 , G01R31/318536 , G01R31/318541 , G01R31/318544 , G01R31/318555
Abstract: 本發明之掃描非同步記憶元件具備：n值輸入之非同步記憶元件(12)、與自n位元之信號輸入及掃描輸入產生非同步記憶元件(12)的n值輸入之掃描控制邏輯電路(14)。掃描控制邏輯電路(14)在被賦予之控制信號在第1位元圖案之時將信號輸入作為非同步記憶元件(12)的n值輸入而輸出，在第2位元圖案之時將掃描輸入作為非同步記憶元件(12)的n值輸入而輸出，在除此以外之時將由非同步記憶元件(12)保持先前之值之位元圖案作為非同步記憶元件(12)的n值輸入而輸出。
Abstract in simplified Chinese: 本发明之扫描异步记忆组件具备：n值输入之异步记忆组件(12)、与自n比特之信号输入及扫描输入产生异步记忆组件(12)的n值输入之扫描控制逻辑电路(14)。扫描控制逻辑电路(14)在被赋予之控制信号在第1比特图案之时将信号输入作为异步记忆组件(12)的n值输入而输出，在第2比特图案之时将扫描输入作为异步记忆组件(12)的n值输入而输出，在除此以外之时将由异步记忆组件(12)保持先前之值之比特图案作为异步记忆组件(12)的n值输入而输出。
-
公开(公告)号：TW200947394A
公开(公告)日：2009-11-16
申请号：TW097116542
申请日：2008-05-05
Applicant: 聯詠科技股份有限公司
Inventor： 洪敬和
IPC: G09G
CPC classification number: G01R31/318555 , G01R31/318572
Abstract: 一種掃描驅動器，包括電壓設定電路、計數器(Counter)電路、邏輯電路、動態解碼器(Dynamic Decoder)、N個位準轉換(Level Shift)電路及N個輸出級電路，N為自然數。電壓設定電路設定N個電壓訊號為第一位準。計數器電路提供計數資料至邏輯電路，邏輯電路根據計數資料產生M個控制訊號，M為自然數。動態解碼器包括多個電晶體，其排成N列以分別接收N個電壓訊號。此些電晶體更排成M行，其分別受控於M個控制訊號決定N個電壓訊號之位準。N個位準轉換電路分別提升N個電壓訊號之位準，N個輸出級電路分別根據位準提升後之N個位準輸出N個閘極訊號。
Abstract in simplified Chinese: 一种扫描驱动器，包括电压设置电路、计数器(Counter)电路、逻辑电路、动态译码器(Dynamic Decoder)、N个位准转换(Level Shift)电路及N个输出级电路，N为自然数。电压设置电路设置N个电压信号为第一位准。计数器电路提供计数数据至逻辑电路，逻辑电路根据计数数据产生M个控制信号，M为自然数。动态译码器包括多个晶体管，其排成N列以分别接收N个电压信号。此些晶体管更排成M行，其分别受控于M个控制信号决定N个电压信号之位准。N个位准转换电路分别提升N个电压信号之位准，N个输出级电路分别根据位准提升后之N个位准输出N个闸极信号。
-
5.发明专利用以測試裝置之裝置及方法 DEVICE AND METHOD FOR TESTING A DEVICE 审中-公开用以测试设备之设备及方法 DEVICE AND METHOD FOR TESTING A DEVICE
公开(公告)号：TW200801558A
公开(公告)日：2008-01-01
申请号：TW096108567
申请日：2007-03-13
Applicant: 飛思卡爾半導體公司 FREESCALE SEMICONDUCTOR, INC.
Inventor： 歐西里 修朗尼 SHOMRONY, OSHRI , 李爾 莫西班 MOHEBAN, LIOR , 艾納 坎特 KANTOR, ANER , 艾薩克 羅聖多 ROSENTHAL, YTZHAK
IPC: G01R
CPC classification number: G01R31/318555 , G01R31/318594
Abstract: 本發明係揭示一種裝置,其包括一核心與一包裝器。該包裝器包括至少由一群屬於單一時脈域之核心接針組所共用之共用包裝器單元。本發明亦揭示一種用以設計一包裝器之方法。該方法包括接收代表一核心設計之設計資訊、定位一群屬於單一時脈域之相互獨立的核心接針組、與設計由該核心接針組所共用之一共用包裝器單元。
Abstract in simplified Chinese: 本发明系揭示一种设备,其包括一内核与一包装器。该包装器包括至少由一群属於单一时脉域之内核接针组所共享之共享包装器单元。本发明亦揭示一种用以设计一包装器之方法。该方法包括接收代表一内核设计之设计信息、定位一群属於单一时脉域之相互独立的内核接针组、与设计由该内核接针组所共享之一共享包装器单元。
-
公开(公告)号：TW200526005A
公开(公告)日：2005-08-01
申请号：TW093101268
申请日：2004-01-16
Applicant: 凌陽科技股份有限公司 SUNPLUS TECHNOLOGY CO., LTD.
Inventor： 梁伯嵩
IPC: H04N
CPC classification number: G01R31/318555 , G01R31/31719 , G01R31/318588
Abstract: 本發明係有關於一種邊際掃瞄測試介面中傳輸隱藏訊號之裝置與方法，其係在邊際掃瞄測試介面中定義一無作用狀態迴圈，且在邊際掃瞄測試介面初始時，監測邊際掃瞄測試介面之狀態移轉圖之一輸入，以當偵測出有一第一預設輸入串時，產生一符合該無作用之狀態迴圈的一輸入串之第一資料的輸出，而當偵測出有一第二預設輸入串時，產生一第二資料的輸出，其中，該第二預設輸入串係不同於該第一預設輸入串且符合該無作用之狀態迴圈的輸入串。
Abstract in simplified Chinese: 本发明系有关于一种边际扫瞄测试界面中传输隐藏信号之设备与方法，其系在边际扫瞄测试界面中定义一无作用状态循环，且在边际扫瞄测试界面初始时，监测边际扫瞄测试界面之状态移转图之一输入，以当侦测出有一第一默认输入串时，产生一符合该无作用之状态循环的一输入串之第一数据的输出，而当侦测出有一第二默认输入串时，产生一第二数据的输出，其中，该第二默认输入串系不同于该第一默认输入串且符合该无作用之状态循环的输入串。
-
公开(公告)号：TW200525164A
公开(公告)日：2005-08-01
申请号：TW093101269
申请日：2004-01-16
Applicant: 凌陽科技股份有限公司 SUNPLUS TECHNOLOGY CO., LTD.
Inventor： 梁伯嵩
IPC: G01R
CPC classification number: G01R31/31719 , G01R31/318555 , G01R31/318588
Abstract: 本發明係有關於一種邊際掃瞄測試介面中存取隱藏資料之裝置與方法，其係在邊際掃瞄測試介面中定義一無作用狀態迴圈，且在邊際掃瞄測試介面之狀態為初始之時，監測邊際掃瞄測試介面之狀態移轉圖的一輸入，以當偵測出有一第一預設輸入串時，產生一符合該無作用之狀態迴圈的一輸入串之第一資料的輸出，而當偵測出有一第二預設輸入串時，產生一第二資料的輸出，前述輸出之第一及第二資料之組合包括一輸入鍵值，當該輸入鍵值與一預設之寫入鍵值相符時，將一特定寫入資料載入一隱藏暫存器。
Abstract in simplified Chinese: 本发明系有关于一种边际扫瞄测试界面中存取隐藏数据之设备与方法，其系在边际扫瞄测试界面中定义一无作用状态循环，且在边际扫瞄测试界面之状态为初始之时，监测边际扫瞄测试界面之状态移转图的一输入，以当侦测出有一第一默认输入串时，产生一符合该无作用之状态循环的一输入串之第一数据的输出，而当侦测出有一第二默认输入串时，产生一第二数据的输出，前述输出之第一及第二数据之组合包括一输入键值，当该输入键值与一默认之写入键值相符时，将一特定写入数据加载一隐藏寄存器。
-
公开(公告)号：TW569021B
公开(公告)日：2004-01-01
申请号：TW091116776
申请日：2002-07-26
Applicant: 富士通股份有限公司 FUJITSU LIMITED
CPC classification number: G01R31/318555 , G01R31/318544
Abstract: 所揭露者係一用以測試邏輯電路之掃描路徑電路，其包含多數個每個各具有一掃入端SI、一晶胞輸出、及用以接收時鐘信號之一時鐘輸入之掃描晶胞，該掃描晶胞與相關之掃入端和晶胞輸出串聯。每個掃描晶胞包括一掃描正反器21、以及一依據選擇控制信號選擇掃描正反器21之掃入端 SI信號或掃出端SO信號以將選定信號供至晶胞輸出之選擇電路31。以一旁路控制移位暫存器45決定選擇控制信號之值，使能形成一旁路介於任何第一級正反器外之掃描正反器的掃描資料輸入端子SDI與掃入端SI間，及/或一旁路介於任何除了最終級正反器外之掃描正反器的掃描資料輸出端子 SDO與掃入端SI間。
Abstract in simplified Chinese: 所揭露者系一用以测试逻辑电路之扫描路径电路，其包含多数个每个各具有一扫入端SI、一晶胞输出、及用以接收时钟信号之一时钟输入之扫描晶胞，该扫描晶胞与相关之扫入端和晶胞输出串联。每个扫描晶胞包括一扫描正反器21、以及一依据选择控制信号选择扫描正反器21之扫入端 SI信号或扫出端SO信号以将选定信号供至晶胞输出之选择电路31。以一旁路控制移位寄存器45决定选择控制信号之值，使能形成一旁路介于任何第一级正反器外之扫描正反器的扫描数据输入端子SDI与扫入端SI间，及/或一旁路介于任何除了最终级正反器外之扫描正反器的扫描数据输出端子 SDO与扫入端SI间。
-
公开(公告)号：TWI608347B
公开(公告)日：2017-12-11
申请号：TW105134763
申请日：2016-10-27
Applicant: 輝達公司 , NVIDIA CORPORATION
Inventor： 索納瓦內 米林德 , SONAWANE, MILIND , 桑哈尼 阿密特 , SANGHANI, AMIT , 柯本 喬納森E , COLBURN, JONATHON E. , 內拉帕拉 巴拉 塔倫 , NELAPATLA, BALA TARUN , 巧達拉塔 夏連特拉 , CHADALAVDA, SAILENDRA , 莎倫吉 桑塔奴 , SARANGI, SHANTANU , 庫瑪爾 芮迪 S 雷傑德 , KUMAR REDDY. S, RAJENDRA
IPC: G06F11/26
CPC classification number: G01R31/3177 , G01R31/2607 , G01R31/2803 , G01R31/2806 , G01R31/2834 , G01R31/31701 , G01R31/31707 , G01R31/31724 , G01R31/31725 , G01R31/318555 , G01R31/318572 , G06F11/00
-
公开(公告)号：TW201725511A
公开(公告)日：2017-07-16
申请号：TW105134763
申请日：2016-10-27
Applicant: 輝達公司 , NVIDIA CORPORATION
Inventor： 索納瓦內 米林德 , SONAWANE, MILIND , 桑哈尼 阿密特 , SANGHANI, AMIT , 柯本 喬納森E , COLBURN, JONATHON E. , 內拉帕拉 巴拉 塔倫 , NELAPATLA, BALA TARUN , 巧達拉塔 夏連特拉 , CHADALAVDA, SAILENDRA , 莎倫吉 桑塔奴 , SARANGI, SHANTANU , 庫瑪爾 芮迪 S 雷傑德 , KUMAR REDDY. S, RAJENDRA
IPC: G06F11/26
CPC classification number: G01R31/3177 , G01R31/2607 , G01R31/2803 , G01R31/2806 , G01R31/2834 , G01R31/31701 , G01R31/31707 , G01R31/31724 , G01R31/31725 , G01R31/318555 , G01R31/318572 , G06F11/00
Abstract: 在一實施例中，一種系統，包含：複數個掃描測試鏈，配置以以第一時脈速度進行測試操作；一中央測試控制器，用於控制掃描測試鏈的測試；及一介面，配置以產生指導中央測試控制器的指令。介面以第一時脈速度與中央測試控制器通訊，並以第二時脈速度與外部掃描輸入通訊。第二時脈速度可較第一時脈速度快。傳送到中央控制器的指令可以是與順序掃描壓縮/解壓縮操作關聯的方向。在一示範實作中，介面更包含用以產生模式控制指令的模式狀態機和產生測試狀態控制指令的測試暫存器狀態機，其中測試模式控制指令和測試狀態控制指令指導中央測試控制器的操作。
Abstract in simplified Chinese: 在一实施例中，一种系统，包含：复数个扫描测试链，配置以以第一时脉速度进行测试操作；一中央测试控制器，用于控制扫描测试链的测试；及一界面，配置以产生指导中央测试控制器的指令。界面以第一时脉速度与中央测试控制器通信，并以第二时脉速度与外部扫描输入通信。第二时脉速度可较第一时脉速度快。发送到中央控制器的指令可以是与顺序扫描压缩/解压缩操作关联的方向。在一示范实作中，界面更包含用以产生模式控制指令的模式状态机和产生测试状态控制指令的测试寄存器状态机，其中测试模式控制指令和测试状态控制指令指导中央测试控制器的操作。
