公开(公告)号：US20100017547A1

公开(公告)日：2010-01-21

申请号：US12177000

申请日：2008-07-21

申请人： Sumit Sadhan Das ,  Roy D. Wojciechowski ,  Pradip Arunbai Thaker

发明人： Sumit Sadhan Das ,  Roy D. Wojciechowski ,  Pradip Arunbai Thaker

IPC分类号： G06F13/40

CPC分类号： G06F13/4045

摘要： Various apparatuses, methods and systems for specifying memory transaction sizes on a PCI bus are disclosed herein. For example, some embodiments of the present invention provide apparatuses for transferring data including a PCI bus, a memory map for memory transactions performed on the PCI bus, and at least one set of control registers adapted to establish at least one window within the memory map. The set of control registers contains an address range for the at least one window within the memory map and a burst transfer size for memory transactions taking place on the PCI bus that are addressed within the address range.

摘要翻译： 本文公开了用于指定PCI总线上的存储器事务大小的各种装置，方法和系统。 例如，本发明的一些实施例提供用于传送包括PCI总线，用于在PCI总线上执行的存储器事务的存储器映射的数据的数据的装置，以及适于在存储器映射中建立至少一个窗口的至少一组控制寄存器 。 该组控制寄存器包含存储器映射内的至少一个窗口的地址范围，以及在地址范围内寻址的PCI总线上发生的存储器事务的突发传送大小。

公开(公告)号：US07814258B2

公开(公告)日：2010-10-12

申请号：US12177000

申请日：2008-07-21

申请人： Sumit Sadhan Das ,  Roy D. Wojciechowski ,  Pradip Arunbai Thaker

发明人： Sumit Sadhan Das ,  Roy D. Wojciechowski ,  Pradip Arunbai Thaker

IPC分类号： G06F13/14 ,  G06F13/00

CPC分类号： G06F13/4045

摘要： Various apparatuses, methods and systems for specifying memory transaction sizes on a PCI bus are disclosed herein. For example, some embodiments of the present invention provide apparatuses for transferring data including a PCI bus, a memory map for memory transactions performed on the PCI bus, and at least one set of control registers adapted to establish at least one window within the memory map. The set of control registers contains an address range for the at least one window within the memory map and a burst transfer size for memory transactions taking place on the PCI bus that are addressed within the address range.

摘要翻译： 本文公开了用于指定PCI总线上的存储器事务大小的各种装置，方法和系统。 例如，本发明的一些实施例提供用于传送包括PCI总线，用于在PCI总线上执行的存储器事务的存储器映射的数据的数据的装置，以及适于在存储器映射中建立至少一个窗口的至少一组控制寄存器 。 该组控制寄存器包含存储器映射内的至少一个窗口的地址范围，以及在地址范围内寻址的PCI总线上发生的存储器事务的突发传送大小。

公开(公告)号：US07730361B2

公开(公告)日：2010-06-01

申请号：US11693781

申请日：2007-03-30

申请人： Sumit Sadhan Das ,  Roy D. Wojciechowski

发明人： Sumit Sadhan Das ,  Roy D. Wojciechowski

IPC分类号： G06F11/00 ,  G06F11/30

CPC分类号： G06F13/4247 ,  G06F11/0745 ,  G06F11/0772 ,  G06F11/0781

摘要： A method of aggregating events in a PCIe (Peripheral Component Interconnect Express) multifunction device minimizes reported error messages, where several functions share a common PCIe interface logic. A predetermined number of function entities with logical gates, connected in daisy chain configuration, process incoming information, and a decision is made whether each function entity will generate a blocking control or a pass-through control. The error messages are aggregated across the function entities in a single clock cycle with the help of an error controller. The functions can be from IEEE 1394 interface, graphics display controller, sound card, PCIe switch, or PCIe to PCI bridge connection. Each function preferably has a different configuration and security level setting for error reporting and messaging. There may be a plurality of parallel daisy chains, and the PCIe device may include three layers namely, a physical layer, data link layer and transaction protocol layer (for error logging, reporting).

摘要翻译： 在PCIe（外围部件互联互连Express）多功能设备中聚合事件的方法将报告的错误消息最小化，其中多个功能共享公共PCIe接口逻辑。 具有以菊花链配置连接的逻辑门，处理传入信息和决定的预定数量的功能实体是确定每个功能实体是否将生成阻塞控制或直通控制。 在错误控制器的帮助下，错误消息在单个时钟周期内跨功能实体进行聚合。 这些功能可以来自IEEE 1394接口，图形显示控制器，声卡，PCIe交换机或PCIe到PCI桥连接。 每个功能优选地具有用于错误报告和消息传递的不同配置和安全级别设置。 可以存在多个并行菊花链，并且PCIe设备可以包括三层，即物理层，数据链路层和事务协议层（用于错误记录，报告）。