公开(公告)号：US07207020B1

公开(公告)日：2007-04-17

申请号：US10774883

申请日：2004-02-09

申请人： Ryan Fung ,  Vaughn Betz ,  William Chow

发明人： Ryan Fung ,  Vaughn Betz ,  William Chow

IPC分类号： G06F17/50

CPC分类号： G06F17/5054

摘要： A method for designing a system includes generating minimum and maximum delay budgets for connections from long-path and short-path timing constraints. The system is designed in response to the minimum and maximum delay budgets.

摘要翻译： 一种用于设计系统的方法包括从长路径和短路时序约束产生用于连接的最小和最大延迟预算。 该系统是针对最小和最大延迟预算而设计的。

公开(公告)号：US07051313B1

公开(公告)日：2006-05-23

申请号：US10641193

申请日：2003-08-13

申请人： Vaughn Betz ,  Jonathan Rose

发明人： Vaughn Betz ,  Jonathan Rose

IPC分类号： G06F17/50

CPC分类号： G06F17/5054

摘要： An “architecture generation engine” is operative with a CAD system to implement circuits into PLD (programmable logic device) architectures and to evaluate performances of different architectures. The architecture generation engine converts a high level, easily specified description of a PLD architecture into a highly detailed, complete PLD architecture database that can be used by a CAD toolset to map a circuit netlist into a PLD. The architecture generation engine also enables performance evaluation of a wide variety of PLD architectures for given benchmark circuits.

摘要翻译： “架构生成引擎”与CAD系统一起工作，将电路实现为PLD（可编程逻辑器件）架构，并评估不同架构的性能。 架构生成引擎将PLD架构的高级别，易于指定的描述转换为高度详细，完整的PLD架构数据库，可由CAD工具集使用，将电路网表映射到PLD。 架构生成引擎还可以为给定基准电路的各种PLD架构进行性能评估。

公开(公告)号：US06631510B1

公开(公告)日：2003-10-07

申请号：US09429013

申请日：1999-10-29

申请人： Vaughn Betz ,  Jonathan Rose

发明人： Vaughn Betz ,  Jonathan Rose

IPC分类号： G06F1750

CPC分类号： G06F17/5054

摘要： The invention consists of a new component called the Architecture Generation Engine added to the CAD system for implementing circuits into PLD architectures and for evaluating performances of different architectures. The Architecture Generation Engine converts a high-level, easily specified description of a PLD architecture into the highly detailed, complete PLD architecture database required by the internals of the CAD toolset in order to map a circuit netlist into the PLD. The Architecture Generation Engine also enables the performance evaluation of a wide variety of PLD architectures for given benchmark circuits.

摘要翻译： 本发明包括一个新的组件，称为建筑生成引擎，被添加到CAD系统中，用于将电路实现到PLD架构中，并用于评估不同架构的性能。 架构生成引擎将PLD架构的高级易于指定的描述转换为CAD工具集内部所需的高度详细，完整的PLD体系结构数据库，以便将电路网表映射到PLD。 架构生成引擎还可以对给定基准电路的各种PLD架构进行性能评估。