公开(公告)号：US20100262415A1

公开(公告)日：2010-10-14

申请号：US12638865

申请日：2009-12-15

申请人： Reuel William Nash ,  Yu Bai ,  Xiaowei Li

发明人： Reuel William Nash ,  Yu Bai ,  Xiaowei Li

IPC分类号： G06F17/50

CPC分类号： G06F17/5022 ,  G06F17/504

摘要： A method of verifying a performance model of an integrated circuit is provided. The method comprises the following steps: obtaining statistical request numbers and corresponding latency values of memory access requests; developing functions of latency value based on the statistical request numbers and the corresponding latency values; bringing a random value to one of the functions to retrieve a latency value; and verifying the logic of the performance model using the latency value retrieved in the step above.

摘要翻译： 提供一种验证集成电路的性能模型的方法。 该方法包括以下步骤：获取存储器访问请求的统计请求号码和对应的等待时间值; 基于统计请求号码和对应的延迟值开发等待时间值的功能; 将随机值带到其中一个函数以检索延迟值; 并使用在上述步骤中检索的延迟值来验证性能模型的逻辑。