公开(公告)号：US20160328235A1

公开(公告)日：2016-11-10

申请号：US15214348

申请日：2016-07-19

Applicant: Intel Corporation

Inventor： MIKHAIL PLOTNIKOV

IPC: G06F9/30

CPC classification number: G06F9/30072 ,  G06F9/3001 ,  G06F9/30018 ,  G06F9/30036 ,  G06F9/30043 ,  G06F9/30145 ,  G06F9/3016 ,  G06F9/3455 ,  G06F9/3802

Abstract: A processor is described having an instruction execution pipeline. The instruction execution pipeline includes an instruction fetch stage to fetch an instruction. The instruction identifies an input vector operand whose input elements specify one or the other of two states. The instruction execution pipeline also includes an instruction decoder to decode the instruction. The instruction execution pipeline also includes a functional unit to execute the instruction and provide a resultant output vector. The functional unit includes logic circuitry to produce an element in a specific element position of the resultant output vector by performing an operation on a value derived from a base value using a stride in response to one but not the other of the two states being present in a corresponding element position of the input vector operand.

Abstract translation: 描述了具有指令执行流水线的处理器。 指令执行流水线包括取指令的指令提取阶段。 该指令识别其输入元素指定两种状态中的一种或另一种的输入向量操作数。 指令执行流水线还包括用于解码指令的指令解码器。 指令执行管线还包括执行指令并提供合成输出向量的功能单元。 功能单元包括逻辑电路，用于通过响应于两个状态中的一个但不是另一个状态中的一个而不是另一个状态来执行对从基本值导出的值的操作来产生所得到的输出向量的特定元素位置中的元素 输入向量操作数的相应元素位置。