公开(公告)号：US06549060B1

公开(公告)日：2003-04-15

申请号：US10177868

申请日：2002-06-19

申请人： Todd W. Mellinger ,  Jonathan E. Lachman ,  Michael Umphlett

发明人： Todd W. Mellinger ,  Jonathan E. Lachman ,  Michael Umphlett

IPC分类号： H03K1762

CPC分类号： H03K17/693 ,  H03K17/161

摘要： A dynamic logic multiplexer has pull-ups on its input signals that pull-up the input signals when not selected. This reduces leakage current that may contribute to incorrect switching of the output. The output stage of the multiplexer includes a latched dynamic node followed by two gain stages, and an open-drain output.

摘要翻译： 动态逻辑多路复用器在其输入信号上具有上拉电平，在未选择时上拉输入信号。 这可以减少可能导致输出错误切换的漏电流。 多路复用器的输出级包括一个锁存的动态节点，随后是两个增益级和一个开漏输出。