公开(公告)号：US20090269903A1

公开(公告)日：2009-10-29

申请号：US12108851

申请日：2008-04-24

申请人： Wagdi W. Abadeer ,  Kiran V. Chatty ,  Robert J. Gauthier, JR. ,  Jed H. Rankin ,  Robert R. Robison ,  William R. Tonti

发明人： Wagdi W. Abadeer ,  Kiran V. Chatty ,  Robert J. Gauthier, JR. ,  Jed H. Rankin ,  Robert R. Robison ,  William R. Tonti

IPC分类号： H01L21/762

CPC分类号： H01L21/7624

摘要： Methods for fabricating a device structure in a semiconductor-on-insulator substrate. The method includes forming a first isolation region in the substrate device layer that extends from a top surface of the device layer to a first depth and forming a second isolation region in the semiconductor layer that extends from the top surface of the semiconductor layer to a second depth greater than the first depth. The method further includes forming a doped region of the device structure in the semiconductor layer that is located vertically between the first isolation region and the insulating layer.

摘要翻译： 在绝缘体上半导体衬底中制造器件结构的方法。 该方法包括在衬底器件层中形成第一隔离区，该第一隔离区从器件层的顶表面延伸到第一深度，并且在半导体层中形成第二隔离区，该半导体层从半导体层的顶表面延伸到第二隔离区 深度大于第一深度。 该方法还包括在垂直位于第一隔离区域和绝缘层之间的半导体层中形成器件结构的掺杂区域。

公开(公告)号：US20120098087A1

公开(公告)日：2012-04-26

申请号：US13342423

申请日：2012-01-03

申请人： Wagdi W. Abadeer ,  Lilian Kamal ,  Kiran V. Chatty ,  Jason E. Cummings ,  Toshiharu Furukawa ,  Robert J. Gauthier, JR. ,  Jed H. Rankin ,  Robert R. Robison ,  William R. Tonti

发明人： Wagdi W. Abadeer ,  Lilian Kamal ,  Kiran V. Chatty ,  Jason E. Cummings ,  Toshiharu Furukawa ,  Robert J. Gauthier, JR. ,  Jed H. Rankin ,  Robert R. Robison ,  William R. Tonti

IPC分类号： H01L27/12 ,  H01L21/306 ,  H01L21/3065 ,  H01L21/265

CPC分类号： H01L29/0649 ,  H01L21/76264 ,  H01L21/84 ,  H01L27/1203

摘要： Solutions for forming an extremely thin semiconductor-on-insulator (ETSOI) layer. In one embodiment, a method includes providing a wafer including a plurality of semiconductor-on-insulator (SOI) layer regions separated by at least one shallow trench isolation (STI); amorphizing the plurality of SOI layer regions by implanting the plurality of SOI layer regions with an implant species; and removing a portion of the amorphized SOI layer region to form at least one recess in the amorphized SOI layer region.

摘要翻译： 用于形成非常薄的绝缘体上半导体（ETSOI）层的解决方案。 在一个实施例中，一种方法包括提供包括通过至少一个浅沟槽隔离（STI）分离的多个绝缘体上半导体（SOI）层区域的晶片; 通过用植入物种植入多个SOI层区域来使多个SOI层区域非晶化; 以及去除所述非晶化SOI层区域的一部分以在所述非晶化SOI层区域中形成至少一个凹部。

公开(公告)号：US20110095366A1

公开(公告)日：2011-04-28

申请号：US12603737

申请日：2009-10-22

申请人： Wagdi W. Abadeer ,  Lilian Kamal ,  Kiran V. Chatty ,  Jason E. Cummings ,  Toshiharu Furukawa ,  Robert J. Gauthier, JR. ,  Jed H. Rankin ,  Robert R. Robison ,  William R. Tonti

发明人： Wagdi W. Abadeer ,  Lilian Kamal ,  Kiran V. Chatty ,  Jason E. Cummings ,  Toshiharu Furukawa ,  Robert J. Gauthier, JR. ,  Jed H. Rankin ,  Robert R. Robison ,  William R. Tonti

IPC分类号： H01L29/786 ,  H01L21/762 ,  H01L29/02

CPC分类号： H01L29/0649 ,  H01L21/76264 ,  H01L21/84 ,  H01L27/1203

摘要： Solutions for forming an extremely thin semiconductor-on-insulator (ETSOI) layer are disclosed. In one embodiment, a method includes providing a wafer including a plurality of semiconductor-on-insulator (SOI) layer regions separated by at least one shallow trench isolation (STI); amorphizing the plurality of SOI layer regions by implanting the plurality of SOI layer regions with an implant species; and removing a portion of the amorphized SOI layer region to form at least one recess in the amorphized SOI layer region.

摘要翻译： 公开了用于形成非常薄的绝缘体上半导体（ETSOI）层的解决方案。 在一个实施例中，一种方法包括提供包括通过至少一个浅沟槽隔离（STI）分离的多个绝缘体上半导体（SOI）层区域的晶片; 通过用植入物种植入多个SOI层区域来使多个SOI层区域非晶化; 以及去除所述非晶化SOI层区域的一部分以在所述非晶化SOI层区域中形成至少一个凹部。

公开(公告)号：US09018024B2

公开(公告)日：2015-04-28

申请号：US12603668

申请日：2009-10-22

申请人： Nathaniel C. Berliner ,  Kangguo Cheng ,  Jason E. Cummings ,  Toshiharu Furukawa ,  Jed H. Rankin ,  Robert R. Robison ,  William R. Tonti

发明人： Nathaniel C. Berliner ,  Kangguo Cheng ,  Jason E. Cummings ,  Toshiharu Furukawa ,  Jed H. Rankin ,  Robert R. Robison ,  William R. Tonti

IPC分类号： H01L21/66 ,  H01L21/762 ,  H01L21/306

CPC分类号： H01L21/7624 ,  H01L21/30625 ,  H01L22/12 ,  H01L22/20 ,  H01L2924/0002 ,  Y10S438/959 ,  H01L2924/00

摘要： An extremely thin semiconductor-on-insulator (ETSOI) wafer is created having a substantially uniform thickness by measuring a semiconductor layer thickness at a plurality of selected points on a wafer; determining a removal thickness to be removed at each of the plurality of selected points such that removal of the removal thickness results in a substantially uniform within-wafer semiconductor layer thickness; implanting a species into the wafer at each of the plurality of selected points with at least one of a dose level and an energy level based on the removal thickness for the respective point; and polishing the semiconductor layer to thin the semiconductor layer.

摘要翻译： 通过测量晶片上的多个选定点处的半导体层厚度，制造出具有基本上均匀的厚度的极薄的绝缘体上半导体（ETSOI）晶片; 确定在所述多个选择点中的每一个处要除去的去除厚度，使得所述去除厚度的去除导致基本上均匀的晶片内半导体层厚度; 基于各个点的去除厚度，以剂量水平和能量水平中的至少一个将多个选择点中的每一个植入种子到晶片; 并抛光半导体层以使半导体层变薄。

公开(公告)号：US20120280356A1

公开(公告)日：2012-11-08

申请号：US13552695

申请日：2012-07-19

申请人： Wagdi W. Abadeer ,  Lilian Kamal ,  Kiran V. Chatty ,  Robert J. Gauthier, JR. ,  Jed H. Rankin ,  Robert R. Robison ,  William Tonti

发明人： Wagdi W. Abadeer ,  Lilian Kamal ,  Kiran V. Chatty ,  Robert J. Gauthier, JR. ,  Jed H. Rankin ,  Robert R. Robison ,  William Tonti

IPC分类号： H01L29/06

CPC分类号： H01L21/76232

摘要： A solution for alleviating variable parasitic bipolar leakages in scaled semiconductor technologies is described herein. Placement variation is eliminated for edges of implants under shallow trench isolation (STI) areas by creating a barrier to shield areas from implantation more precisely than with only a standard photolithographic mask. An annealing process expands the implanted regions such their boundaries align within a predetermined distance from the edge of a trench. The distances are proportionate for each trench and each adjacent isolation region.

摘要翻译： 本文描述了用于减小缩放半导体技术中的可变寄生双极性泄漏的解决方案。 在浅沟槽隔离（STI）区域下的植入物的边缘，通过与仅使用标准光刻掩模相比更加精确地产生屏蔽区域而不是植入屏蔽区域来消除放置变化。 退火处理使注入区域扩展，使其边界在与沟槽边缘预定距离内对齐。 距离对于每个沟槽和每个相邻的隔离区域是成比例的。

公开(公告)号：US08993428B2

公开(公告)日：2015-03-31

申请号：US12573188

申请日：2009-10-05

申请人： John J. Ellis-Monaghan ,  Jeffrey P. Gambino ,  Kirk D. Peterson ,  Jed H. Rankin ,  Robert R. Robison

发明人： John J. Ellis-Monaghan ,  Jeffrey P. Gambino ,  Kirk D. Peterson ,  Jed H. Rankin ,  Robert R. Robison

IPC分类号： H01L21/3205 ,  H01L21/768 ,  H01L29/66 ,  H01L29/51 ,  H01L27/12

CPC分类号： H01L21/76895 ,  H01L21/76816 ,  H01L27/1248 ,  H01L29/517 ,  H01L29/66545

摘要： A method and structure to create damascene local interconnect during metal gate deposition. A method includes: forming a gate dielectric on an upper surface of a substrate; forming a mandrel on the gate dielectric; forming an interlevel dielectric (ILD) layer on a same level as the mandrel; forming a trench in the ILD layer; removing the mandrel; and forming a metal layer on the gate dielectric and in the trench.

摘要翻译： 在金属栅极沉积期间创建镶嵌局部互连的方法和结构。 一种方法包括：在衬底的上表面上形成栅电介质; 在栅极电介质上形成心轴; 在与心轴相同的水平上形成层间电介质（ILD）层; 在ILD层中形成沟槽; 去除心轴; 以及在栅极电介质和沟槽中形成金属层。

公开(公告)号：US08470682B2

公开(公告)日：2013-06-25

申请号：US12968001

申请日：2010-12-14

申请人： Brent A. Anderson ,  Jed H. Rankin ,  Robert R. Robison

发明人： Brent A. Anderson ,  Jed H. Rankin ,  Robert R. Robison

IPC分类号： H01L21/20

CPC分类号： H01L28/20 ,  H01L23/5228 ,  H01L27/016 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of forming a semiconductor structure includes forming at least one trench in an insulator layer formed on a substrate. A distance between a bottom edge of the at least one trench and a top surface of a substrate is shorter than a distance between an uppermost surface of the insulator layer and the top surface of the substrate. The method also includes: forming a resistor on the insulator layer and extending into the at least one trench; forming a first contact in contact with the resistor; and forming a second contact in contact with the resistor such that current is configured to flow from the first contact to the second contact through a central portion of the resistor.

摘要翻译： 形成半导体结构的方法包括在形成在基板上的绝缘体层中形成至少一个沟槽。 所述至少一个沟槽的底部边缘与衬底的顶部表面之间的距离小于所述绝缘体层的最上表面与所述衬底的顶表面之间的距离。 该方法还包括：在绝缘体层上形成电阻并延伸到至少一个沟槽中; 形成与所述电阻器接触的第一触点; 以及形成与所述电阻器接触的第二触点，使得电流被配置为通过所述电阻器的中心部分从所述第一触点流过所述第二触点。

公开(公告)号：US20120074501A1

公开(公告)日：2012-03-29

申请号：US12892465

申请日：2010-09-28

申请人： John J. Ellis-Monaghan ,  Jeffrey P. Gambino ,  Kirk D. Peterson ,  Jed H. Rankin ,  Robert R. Robison

发明人： John J. Ellis-Monaghan ,  Jeffrey P. Gambino ,  Kirk D. Peterson ,  Jed H. Rankin ,  Robert R. Robison

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L21/76879 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823871 ,  H01L27/092

摘要： Disclosed herein are various methods and structures using contacts to create differential stresses on devices in an integrated circuit (IC) chip. An IC chip is disclosed having a p-type field effect transistor (PFET) and an n-type field effect transistor (NFET), a PFET contact to a source/drain region of the PFET and an NFET contact to a source/drain region of the NFET. In a first embodiment, a silicon germanium (SiGe) layer is included only under the PFET contact, between the PFET contact and the source/drain region of the PFET. In a second embodiment, either the PFET contact extends into the source/drain region of the PFET or the NFET contact extends into the source/drain region of the NFET.

摘要翻译： 这里公开了使用触点在集成电路（IC）芯片中的器件上产生差分应力的各种方法和结构。 公开了具有p型场效应晶体管（PFET）和n型场效应晶体管（NFET）的IC芯片，与PFET的源极/漏极区域的PFET接触以及与源极/漏极区域的NFET接触 的NFET。 在第一实施例中，在PFET接触和PFET的源极/漏极区之间仅包含PFET接触下的硅锗（SiGe）层。 在第二实施例中，PFET触点延伸到PFET的源极/漏极区域中，或者NFET触点延伸到NFET的源极/漏极区域。

公开(公告)号：US08110483B2

公开(公告)日：2012-02-07

申请号：US12603737

申请日：2009-10-22

申请人： Wagdi W. Abadeer ,  Lilian Kamal, legal representative ,  Kiran V. Chatty ,  Jason E. Cummings ,  Toshiharu Furukawa ,  Robert J. Gauthier ,  Jed H. Rankin, Jr. ,  Robert R. Robison ,  William R. Tonti

发明人： Wagdi W. Abadeer ,  Kiran V. Chatty ,  Jason E. Cummings ,  Toshiharu Furukawa ,  Robert J. Gauthier ,  Jed H. Rankin, Jr. ,  Robert R. Robison ,  William R. Tonti

IPC分类号： H01L21/762

CPC分类号： H01L29/0649 ,  H01L21/76264 ,  H01L21/84 ,  H01L27/1203

摘要： Solutions for forming an extremely thin semiconductor-on-insulator (ETSOI) layer are disclosed. In one embodiment, a method includes providing a wafer including a plurality of semiconductor-on-insulator (SOI) layer regions separated by at least one shallow trench isolation (STI); amorphizing the plurality of SOI layer regions by implanting the plurality of SOI layer regions with an implant species; and removing a portion of the amorphized SOI layer region to form at least one recess in the amorphized SOI layer region.

摘要翻译： 公开了用于形成非常薄的绝缘体上半导体（ETSOI）层的解决方案。 在一个实施例中，一种方法包括提供包括通过至少一个浅沟槽隔离（STI）分离的多个绝缘体上半导体（SOI）层区域的晶片; 通过用植入物种植入多个SOI层区域来使多个SOI层区域非晶化; 以及去除所述非晶化SOI层区域的一部分以在所述非晶化SOI层区域中形成至少一个凹部。

公开(公告)号：US20110095393A1

公开(公告)日：2011-04-28

申请号：US12603668

申请日：2009-10-22

申请人： Nathaniel C. Berliner ,  Kangguo Cheng ,  Jason E. Cummings ,  Toshiharu Furukawa ,  Jed H. Rankin ,  Robert R. Robison ,  William R. Tonti

发明人： Nathaniel C. Berliner ,  Kangguo Cheng ,  Jason E. Cummings ,  Toshiharu Furukawa ,  Jed H. Rankin ,  Robert R. Robison ,  William R. Tonti

IPC分类号： H01L29/06 ,  H01L21/66 ,  C23F1/08

CPC分类号： H01L21/7624 ,  H01L21/30625 ,  H01L22/12 ,  H01L22/20 ,  H01L2924/0002 ,  Y10S438/959 ,  H01L2924/00

摘要： An extremely thin semiconductor-on-insulator (ETSOI) wafer is created having a substantially uniform thickness by measuring a semiconductor layer thickness at a plurality of selected points on a wafer; determining a removal thickness to be removed at each of the plurality of selected points such that removal of the removal thickness results in a substantially uniform within-wafer semiconductor layer thickness; implanting a species into the wafer at each of the plurality of selected points with at least one of a dose level and an energy level based on the removal thickness for the respective point; and polishing the semiconductor layer to thin the semiconductor layer.

摘要翻译： 通过测量晶片上的多个选定点处的半导体层厚度，制造出具有基本上均匀的厚度的极薄的绝缘体上半导体（ETSOI）晶片; 确定在所述多个选择点中的每一个处要除去的去除厚度，使得所述去除厚度的去除导致基本上均匀的晶片内半导体层厚度; 基于各个点的去除厚度，以剂量水平和能量水平中的至少一个将多个选择点中的每一个植入种子到晶片; 并抛光半导体层以使半导体层变薄。