公开(公告)号：US08971088B1

公开(公告)日：2015-03-03

申请号：US13426869

申请日：2012-03-22

申请人： Sung Hyun Jo ,  Tanmay Kumar

发明人： Sung Hyun Jo ,  Tanmay Kumar

IPC分类号： G11C11/00

CPC分类号： G11C11/5628 ,  G11C11/1675 ,  G11C11/2275 ,  G11C11/56 ,  G11C11/5685 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/0069 ,  G11C2013/0073 ,  G11C2013/0083 ,  G11C2013/0092 ,  G11C2211/562 ,  G11C2211/5648 ,  G11C2213/15

摘要： A method for programming a non-volatile memory device includes providing an as-fabricated state-change device having an aluminum doped zinc oxide material first electrode, a p++ polysilicon material second electrode, and a zinc oxide (ZnO) material state-change material there between. A first amplitude bias voltage is applied to the first electrode of the as-fabricated state-change device causing the ZnO material to change form an as-fabricated state to a first state. A second amplitude bias voltage having an opposite polarity having an amplitude similar to the first amplitude is applied to cause the ZnO to change from the first state to a second state substantially similar as the as-fabricated state. A third amplitude bias voltage having a same polarity to the first bias voltage and having an amplitude dissimilar to the first bias voltage is applied to cause the ZnO to change from the second state to a third state.

摘要翻译： 用于编程非易失性存储器件的方法包括提供一种具有铝掺杂氧化锌材料第一电极，p ++多晶硅材料第二电极和氧化锌（ZnO）材料状态变化材料的制造状态改变器件 之间。 第一幅度偏置电压被施加到制造状态改变器件的第一电极，使得ZnO材料从制造状态改变到第一状态。 施加具有与第一幅度相似的振幅相反极性的第二幅度偏置电压，以使ZnO从第一状态转变为与制造状态基本相似的第二状态。 施加与第一偏置电压具有相同极性且具有与第一偏置电压不同的幅度的第三幅度偏置电压，以使ZnO从第二状态变为第三状态。

公开(公告)号：US08946669B1

公开(公告)日：2015-02-03

申请号：US13586815

申请日：2012-08-15

申请人： Sung Hyun Jo ,  Kuk-Hwan Kim ,  Tanmay Kumar

发明人： Sung Hyun Jo ,  Kuk-Hwan Kim ,  Tanmay Kumar

IPC分类号： H01L29/02

CPC分类号： H01L27/2463 ,  H01L27/2436 ,  H01L45/08 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/145 ,  H01L45/148 ,  H01L45/1633 ,  H01L45/1675

摘要： A method for forming a resistive memory device includes providing a substrate comprising a first metal material, forming a conductive silicon-bearing layer on top of the first metal material, wherein the conductive silicon-bearing layer comprises an upper region and a lower region, and wherein the lower region is adjacent to the first metal material, forming an amorphous layer from the upper region of the conductive silicon-bearing layer, and disposing an active metal material above the amorphous layer.

摘要翻译： 一种用于形成电阻式存储器件的方法包括提供包括第一金属材料的衬底，在第一金属材料的顶部上形成导电含硅层，其中导电含硅层包括上部区域和下部区域，以及 其中所述下部区域与所述第一金属材料相邻，从所述导电含硅层的上部区域形成非晶层，并且在所述非晶层的上方设置活性金属材料。

公开(公告)号：US08351241B2

公开(公告)日：2013-01-08

申请号：US12826653

申请日：2010-06-29

申请人： Wei Lu ,  Sung Hyun Jo

发明人： Wei Lu ,  Sung Hyun Jo

IPC分类号： G11C11/00 ,  G11C11/15

CPC分类号： H01L45/1616 ,  G11C13/0007 ,  G11C13/003 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2213/33 ,  G11C2213/76 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/08 ,  H01L45/085 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/14 ,  H01L45/141 ,  H01L45/146 ,  H01L45/148 ,  H02H9/08

摘要： A method of suppressing propagation of leakage current in an array of switching devices. The method includes providing a dielectric breakdown element integrally and serially connected to a switching element within each of the switching device. A read voltage (for example) is applied to a selected cell. The propagation of leakage current is suppressed by each of the dielectric breakdown element in unselected cells in the array. The read voltage is sufficient to cause breakdown in the selected cells but insufficient to cause breakdown in the serially connected, unselected cells in a specific embodiment. Methods to fabricate of such devices and to program, to erase and to read the device are provided.

摘要翻译： 一种抑制开关元件阵列中漏电流传播的方法。 该方法包括提供整体并串联连接到每个开关装置内的开关元件的电介质击穿元件。 读取电压（例如）被施加到所选择的单元。 泄漏电流的传播被阵列中未选择的单元中的每个介质击穿元件抑制。 在特定实施例中，读取电压足以导致所选择的单元中的击穿，但不足以导致串联连接的未选择的单元中的击穿。 提供了制造这种设备并编程，擦除和读取设备的方法。

公开(公告)号：US20120305879A1

公开(公告)日：2012-12-06

申请号：US13149757

申请日：2011-05-31

申请人： Wei Lu ,  Sung Hyun Jo

发明人： Wei Lu ,  Sung Hyun Jo

IPC分类号： H01L47/00

CPC分类号： H01L27/2409 ,  H01L27/101 ,  H01L27/2463 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/148

摘要： A switching device includes a substrate; a first electrode formed over the substrate; a second electrode formed over the first electrode; a switching medium disposed between the first and second electrode; and a nonlinear element disposed between the first and second electrodes and electrically coupled in series to the first electrode and the switching medium. The nonlinear element is configured to change from a first resistance state to a second resistance state on application of a voltage greater than a threshold.

摘要翻译： 开关装置包括：基板; 形成在所述基板上的第一电极; 形成在所述第一电极上的第二电极; 布置在第一和第二电极之间的开关介质; 以及设置在第一和第二电极之间并且与第一电极和开关介质串联电耦合的非线性元件。 非线性元件被配置为在施加大于阈值的电压时从第一电阻状态改变到第二电阻状态。

公开(公告)号：US20120001146A1

公开(公告)日：2012-01-05

申请号：US13167920

申请日：2011-06-24

申请人： Wei Lu ,  Sung Hyun Jo

发明人： Wei Lu ,  Sung Hyun Jo

IPC分类号： H01L45/00

CPC分类号： G11C11/5685 ,  G11C13/0007 ,  H01L27/2436 ,  H01L27/2472 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/146 ,  H01L45/1633 ,  H01L45/1675

摘要： A non-volatile memory device structure. The non-volatile memory device structure comprises a first electrode formed from a first metal material, a resistive switching element overlying the first electrode. The resistive switching element comprises a metal oxide material characterized by one or more oxygen deficient sites. The device includes a second electrode overlying the resistive switching layer, the second electrode being formed from a second metal material. The second electrode is made from a noble metal. The one or more oxygen deficient sites are caused to migrate from one of the first electrode or the second electrode towards the other electrode upon a voltage applied to the first electrode or the second electrode. The device can have a continuous change in resistance upon applying a continuous voltage ramp, suitable for an analog device. Alternatively, the device can have a sharp change in resistance upon applying the continuous voltage ramp, suitable for a digital device.

摘要翻译： 非易失性存储器件结构。 非易失性存储器件结构包括由第一金属材料形成的第一电极，覆盖第一电极的电阻式开关元件。 电阻式开关元件包括以一个或多个缺氧部位为特征的金属氧化物材料。 该器件包括覆盖电阻开关层的第二电极，第二电极由第二金属材料形成。 第二电极由贵金属制成。 当施加到第一电极或第二电极的电压时，使一个或多个缺氧部位从第一电极或第二电极中的一个迁移到另一个电极。 当施加适用于模拟装置的连续电压斜坡时，该装置可以具有连续的电阻变化。 或者，在施加适用于数字设备的连续电压斜坡时，该装置可以具有急剧的电阻变化。

公开(公告)号：US20110317470A1

公开(公告)日：2011-12-29

申请号：US12826653

申请日：2010-06-29

申请人： Wei Lu ,  Sung Hyun Jo

发明人： Wei Lu ,  Sung Hyun Jo

IPC分类号： G11C11/00 ,  H01L45/00 ,  H02H3/00

CPC分类号： H01L45/1616 ,  G11C13/0007 ,  G11C13/003 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2213/33 ,  G11C2213/76 ,  H01L27/2409 ,  H01L27/2463 ,  H01L45/04 ,  H01L45/08 ,  H01L45/085 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/14 ,  H01L45/141 ,  H01L45/146 ,  H01L45/148 ,  H02H9/08

摘要： A method of suppressing propagation of leakage current in an array of switching devices. The method includes providing a dielectric breakdown element integrally and serially connected to a switching element within each of the switching device. A read voltage (for example) is applied to a selected cell. The propagation of leakage current is suppressed by each of the dielectric breakdown element in unselected cells in the array. The read voltage is sufficient to cause breakdown in the selected cells but insufficient to cause breakdown in the serially connected, unselected cells in a specific embodiment. Methods to fabricate of such devices and to program, to erase and to read the device are provided.

摘要翻译： 一种抑制开关元件阵列中漏电流传播的方法。 该方法包括提供整体并串联连接到每个开关装置内的开关元件的电介质击穿元件。 读取电压（例如）被施加到所选择的单元。 泄漏电流的传播被阵列中未选择的单元中的每个介质击穿元件抑制。 在特定实施例中，读取电压足以导致所选择的单元中的击穿，但不足以导致串联连接的未选择的单元中的击穿。 提供了制造这种设备并编程，擦除和读取设备的方法。

公开(公告)号：US20110305064A1

公开(公告)日：2011-12-15

申请号：US12814410

申请日：2010-06-11

申请人： Sung Hyun JO ,  Hagop Nazarian ,  Wei Lu

发明人： Sung Hyun JO ,  Hagop Nazarian ,  Wei Lu

IPC分类号： G11C11/00 ,  H01L21/02 ,  H01L45/00

CPC分类号： H01L45/1608 ,  G11C13/0002 ,  G11C2213/33 ,  H01L27/2463 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/148

摘要： A memory device has a crossbar array including a first array of first electrodes extending along a first direction. A second array of second electrodes extends along a second direction. A non-crystalline silicon structure provided between the first electrode and the second electrode at an intersection defined by the first array and the second array. The non-crystalline silicon structure has a first layer having a first defect density and a second layer having a second defect density different from the first defect density. Each intersection of the first array and the second array defines a two-terminal memory cell.

摘要翻译： 存储器件具有包括沿着第一方向延伸的第一电极的第一阵列的交叉开关阵列。 第二电极阵列沿第二方向延伸。 在由第一阵列和第二阵列限定的交点处在第一电极和第二电极之间提供的非晶硅结构。 非晶硅结构具有具有第一缺陷密度的第一层和具有与第一缺陷密度不同的第二缺陷密度的第二层。 第一阵列和第二阵列的每个交点定义两端存储单元。

公开(公告)号：US08071972B2

公开(公告)日：2011-12-06

申请号：US12582086

申请日：2009-10-20

申请人： Wei Lu ,  Sung Hyun Jo ,  Kuk-Hwan Kim

发明人： Wei Lu ,  Sung Hyun Jo ,  Kuk-Hwan Kim

IPC分类号： H01L29/06 ,  H01L21/82

CPC分类号： H01L45/1253 ,  B82Y10/00 ,  B82Y30/00 ,  G11C11/5614 ,  G11C13/0011 ,  G11C13/004 ,  G11C13/0069 ,  G11C13/0097 ,  G11C2013/005 ,  G11C2013/0071 ,  G11C2213/11 ,  G11C2213/33 ,  G11C2213/77 ,  G11C2213/81 ,  H01L27/2409 ,  H01L27/2463 ,  H01L27/2472 ,  H01L45/085 ,  H01L45/122 ,  H01L45/1233 ,  H01L45/1266 ,  H01L45/148 ,  H01L45/1608 ,  H01L45/1675

摘要： The present application describes a crossbar memory array. The memory array includes a first array of parallel nanowires of a first material and a second array of parallel nanowires of a second material. The first and the second array are oriented at an angle with each other. The array further includes a plurality of nanostructures of non-crystalline silicon disposed between a nanowire of the first material and a nanowire of the second material at each intersection of the two arrays. The nanostructures form a resistive memory cell together with the nanowires of the first and second materials.

摘要翻译： 本申请描述了一种交叉开关存储器阵列。 存储器阵列包括第一材料的平行纳米线的第一阵列和第二材料的平行纳米线的第二阵列。 第一和第二阵列彼此成一角度定向。 阵列还包括布置在第一材料的纳米线和第二材料的纳米线之间的两个阵列的每个交叉处的非晶硅的多个纳米结构。 纳米结构与第一和第二材料的纳米线一起形成电阻记忆单元。

公开(公告)号：US10134985B2

公开(公告)日：2018-11-20

申请号：US11875541

申请日：2007-10-19

申请人： Wei Lu ,  Sung Hyun Jo

发明人： Wei Lu ,  Sung Hyun Jo

IPC分类号： H01L47/00 ,  H01L45/00 ,  H01L27/24

摘要： Non-crystalline silicon non-volatile resistive switching devices include a metal electrode, a non-crystalline silicon layer and a planar doped silicon electrode. An electrical signal applied to the metal electrode drives metal ions from the metal electrode into the non-crystalline silicon layer to form a conducting filament from the metal electrode to the planar doped silicon electrode to alter a resistance of the non-crystalline silicon layer. Another electrical signal applied to the metal electrode removes at least some of the metal ions forming the conducting filament from the non-crystalline silicon layer to further alter the resistance of the non-crystalline silicon layer.

公开(公告)号：US08796658B1

公开(公告)日：2014-08-05

申请号：US13466008

申请日：2012-05-07

申请人： Hagop Nazarian ,  Sung Hyun Jo

发明人： Hagop Nazarian ,  Sung Hyun Jo

IPC分类号： H01L47/00 ,  H01L27/24 ,  H01L45/00

CPC分类号： H01L45/1641 ,  H01L27/2463 ,  H01L27/2481 ,  H01L45/085 ,  H01L45/12 ,  H01L45/1233 ,  H01L45/1246 ,  H01L45/148 ,  H01L45/165 ,  H01L45/1675

摘要： A resistive memory device includes a first metallic layer comprising a source of positive metallic ions, a switching media having an upper surface and a lower surface, wherein the upper surface is adjacent to the first metallic layer, wherein the switching media comprises conductive filaments comprising positive metallic ions from the source of positive metallic ions formed from the upper surface towards the lower surface, a semiconductor substrate, a second metallic layer disposed above the semiconductor substrate, a non-metallic conductive layer disposed above the second metallic layer, and an interface region between the non-metallic conductive layer and the switching media having a negative ionic charge.

摘要翻译： 电阻式存储器件包括包含正金属离子源的第一金属层，具有上表面和下表面的开关介质，其中上表面与第一金属层相邻，其中开关介质包括包含正极的导电细丝 从上表面朝向下表面形成的正金属离子源的金属离子，半导体衬底，设置在半导体衬底上方的第二金属层，设置在第二金属层上方的非金属导电层，以及界面区域 在非金属导电层和具有负离子电荷的开关介质之间。