公开(公告)号：US20090239367A1

公开(公告)日：2009-09-24

申请号：US12382646

申请日：2009-03-20

申请人： Byong-Ju Kim ,  Sun-Jung Kim ,  Zong-Liang Huo ,  Jun-Kyu Yang ,  Seon-Ho Jo ,  Han-Mei Choi ,  Young-Sun Kim

发明人： Byong-Ju Kim ,  Sun-Jung Kim ,  Zong-Liang Huo ,  Jun-Kyu Yang ,  Seon-Ho Jo ,  Han-Mei Choi ,  Young-Sun Kim

IPC分类号： H01L21/336

CPC分类号： H01L21/28273 ,  H01L21/02164 ,  H01L21/02178 ,  H01L21/022 ,  H01L21/0228 ,  H01L21/02337 ,  H01L21/02348 ,  H01L21/02356 ,  H01L21/28282 ,  H01L21/3141 ,  H01L21/31612 ,  H01L21/3162 ,  H01L21/84 ,  H01L29/42332 ,  H01L29/7881 ,  H01L29/792

摘要： A method of fabricating a nonvolatile memory device includes forming a tunnel insulating layer on a semiconductor substrate, forming a charge storage layer on the tunnel insulating layer, forming a dielectric layer on the charge storage layer, the dielectric layer including a first aluminum oxide layer, a silicon oxide layer, and a second aluminum oxide layer sequentially stacked on the charge storage layer, and forming a gate electrode on the dielectric layer, the gate electrode directly contacting the second aluminum oxide layer of the dielectric layer.

摘要翻译： 一种制造非易失性存储器件的方法包括在半导体衬底上形成隧道绝缘层，在隧道绝缘层上形成电荷存储层，在电荷存储层上形成电介质层，电介质层包括第一氧化铝层， 氧化硅层和第二氧化铝层，所述第二氧化铝层依次堆叠在所述电荷存储层上，并且在所述电介质层上形成栅电极，所述栅电极与所述电介质层的所述第二氧化铝层直接接触。

公开(公告)号：US07517750B2

公开(公告)日：2009-04-14

申请号：US11383102

申请日：2006-05-12

申请人： Han-Mei Choi ,  Young-Geun Park ,  Seung-Hwan Lee ,  Young-Sun Kim

发明人： Han-Mei Choi ,  Young-Geun Park ,  Seung-Hwan Lee ,  Young-Sun Kim

IPC分类号： H01L21/8238

CPC分类号： H01L27/115 ,  H01L27/11519 ,  H01L27/11521

摘要： Embodiments of the present invention provide methods of manufacturing memory devices including forming floating gate patterns on a semiconductor substrate having active regions thereon, wherein the floating gate patterns cover the active regions and are spaced apart from the active regions; forming an inter-gate dielectric layer on the semiconductor substrate having the floating gate patterns by alternately stacking a zirconium oxide layer and an aluminum oxide layer at least once, wherein the inter-gate dielectric layer is formed by a deposition process using O3 gas as a reactive gas; forming a control gate layer on the inter-gate dielectric layer; and forming a control gate, an inter-gate dielectric layer pattern and a floating gate by sequentially patterning the control gate layer, the inter-gate dielectric layer and the floating gate pattern, wherein the inter-gate dielectric layer pattern and the control gate are sequentially stacked across the active regions, and the floating gate is formed between the active regions and the inter-gate dielectric layer pattern Memory devices, such as flash memory devices are also provided.

摘要翻译： 本发明的实施例提供了制造存储器件的方法，包括在其上具有有源区的半导体衬底上形成浮置栅极图案，其中浮置栅极图案覆盖有源区并与有源区间隔开; 通过将氧化锆层和氧化铝层交替层叠至少一次来形成具有浮置栅极图案的半导体衬底上的栅极间电介质层，其中栅极间电介质层通过使用O 3气体作为 反应气体 在所述栅极间电介质层上形成控制栅极层; 以及通过对控制栅极层，栅极间电介质层和浮置栅极图案顺序构图来形成控制栅极，栅极间电介质层图案和浮置栅极，其中栅极间电介质层图案和控制栅极是 顺序堆叠在有源区上，并且在有源区之间形成浮栅，并且还提供诸如闪存器件的栅极间电介质层图案存储器件。

公开(公告)号：US20060220106A1

公开(公告)日：2006-10-05

申请号：US11375762

申请日：2006-03-15

申请人： Han-Mei Choi ,  Kyoung-Ryul Yoon ,  Seung-Hwan Lee ,  Ki-Yeon Park ,  Young-Sun Kim

发明人： Han-Mei Choi ,  Kyoung-Ryul Yoon ,  Seung-Hwan Lee ,  Ki-Yeon Park ,  Young-Sun Kim

IPC分类号： H01L29/792

CPC分类号： H01L29/792 ,  H01L29/513

摘要： In a gate structure of a non-volatile memory device is formed, a tunnel insulating layer and a charge trapping layer are formed on a substrate. A composite dielectric layer is formed on the charge trapping layer and has a laminate structure in which first material layers including aluminum oxide and second material layers including hafnium oxide or zirconium oxide are alternately stacked. A conductive layer is formed on the composite dielectric layer and then a gate structure is formed by patterning the conductive layer, the composite dielectric layer, the charge trapping layer, and the tunnel insulating layer.

摘要翻译： 在形成非易失性存储器件的栅极结构中，在衬底上形成隧道绝缘层和电荷俘获层。 在电荷捕获层上形成复合电介质层，并且具有层叠结构，其中包括氧化铝的第一材料层和包括氧化铪或氧化锆的第二材料层交替堆叠。 在复合电介质层上形成导电层，然后通过图案化导电层，复合介电层，电荷俘获层和隧道绝缘层形成栅极结构。

公开(公告)号：US20060138523A1

公开(公告)日：2006-06-29

申请号：US11311143

申请日：2005-12-20

申请人： Jong-Cheol Lee ,  Jae-Hyoung Choi ,  Han-Mei Choi ,  Gab-Jin Nam ,  Young-Sun Kim

发明人： Jong-Cheol Lee ,  Jae-Hyoung Choi ,  Han-Mei Choi ,  Gab-Jin Nam ,  Young-Sun Kim

IPC分类号： H01L29/788

CPC分类号： H01L27/11521 ,  H01L27/115 ,  H01L29/513 ,  H01L29/7881

摘要： Example embodiments of the present invention disclose a non-volatile semiconductor memory device, which may include a dielectric layer having an enhanced dielectric constant. A tunnel oxide layer pattern and a floating gate may be sequentially formed on a substrate. A dielectric layer pattern including metal oxide doped with Group III transition metals may be formed on the floating gate using a pulsed laser deposition process. The dielectric layer pattern having an increased dielectric constant may be formed of metal oxide doped with a transition metal such as scandium, yttrium, or lanthanum.

摘要翻译： 本发明的示例实施例公开了一种非易失性半导体存储器件，其可以包括具有增强介电常数的介电层。 可以在衬底上依次形成隧道氧化物层图案和浮栅。 可以使用脉冲激光沉积工艺在浮栅上形成包括掺杂有III族过渡金属的金属氧化物的电介质层图案。 具有增加的介电常数的电介质层图案可以由掺杂有过渡金属如钪，钇或镧的金属氧化物形成。

公开(公告)号：US07927950B2

公开(公告)日：2011-04-19

申请号：US11672916

申请日：2007-02-08

申请人： Han-Mei Choi ,  Chang-Hyun Lee ,  Seung-Hwan Lee ,  Young-Geun Park ,  Sung-Jung Kim ,  Young-Sun Kim

发明人： Han-Mei Choi ,  Chang-Hyun Lee ,  Seung-Hwan Lee ,  Young-Geun Park ,  Sung-Jung Kim ,  Young-Sun Kim

IPC分类号： H01L21/336

CPC分类号： H01L21/823462 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11568 ,  H01L27/11573

摘要： A method of fabricating a floating trap type nonvolatile memory device includes forming a cell gate insulating layer on a semiconductor substrate, the cell gate insulating layer being comprised of a lower insulating layer, a charge storage layer and an upper insulating layer sequentially stacked; thermally annealing the cell gate insulating Layer at a temperature of approximately 810° C. to approximately 1370° C.; and forming a gate electrode on the thermally annealed cell gate insulating layer.

摘要翻译： 一种制造浮动阱型非易失性存储器件的方法包括：在半导体衬底上形成单元栅极绝缘层，所述栅极绝缘层由下层绝缘层，电荷存储层和上部绝缘层构成; 在大约810℃至大约137​​0℃的温度下对单元栅极绝缘层进行热退火; 以及在所述热退火单元栅极绝缘层上形成栅电极。

公开(公告)号：US07646056B2

公开(公告)日：2010-01-12

申请号：US11375762

申请日：2006-03-15

申请人： Han-Mei Choi ,  Kyoung-Ryul Yoon ,  Seung-Hwan Lee ,  Ki-Yeon Park ,  Young-Sun Kim

发明人： Han-Mei Choi ,  Kyoung-Ryul Yoon ,  Seung-Hwan Lee ,  Ki-Yeon Park ,  Young-Sun Kim

IPC分类号： H01L29/792

CPC分类号： H01L29/792 ,  H01L29/513

摘要： In a gate structure of a non-volatile memory device is formed, a tunnel insulating layer and a charge trapping layer are formed on a substrate. A composite dielectric layer is formed on the charge trapping layer and has a laminate structure in which first material layers including aluminum oxide and second material layers including hafnium oxide or zirconium oxide are alternately stacked. A conductive layer is formed on the composite dielectric layer and then a gate structure is formed by patterning the conductive layer, the composite dielectric layer, the charge trapping layer, and the tunnel insulating layer.

摘要翻译： 在形成非易失性存储器件的栅极结构中，在衬底上形成隧道绝缘层和电荷俘获层。 在电荷捕获层上形成复合电介质层，并且具有层叠结构，其中包括氧化铝的第一材料层和包括氧化铪或氧化锆的第二材料层交替堆叠。 在复合电介质层上形成导电层，然后通过图案化导电层，复合介电层，电荷俘获层和隧道绝缘层形成栅极结构。

公开(公告)号：US20080085583A1

公开(公告)日：2008-04-10

申请号：US11907162

申请日：2007-10-10

申请人： Young-Geun Park ,  Han-Mei Choi ,  Seung-Hwan Lee ,  Sun-Jung Kim ,  Se-Hoon Oh ,  Young-Sun Kim

发明人： Young-Geun Park ,  Han-Mei Choi ,  Seung-Hwan Lee ,  Sun-Jung Kim ,  Se-Hoon Oh ,  Young-Sun Kim

IPC分类号： H01L21/336

CPC分类号： H01L21/28273 ,  H01L21/02181 ,  H01L21/0228 ,  H01L21/02304 ,  H01L21/3145 ,  H01L21/31616 ,  H01L21/31637 ,  H01L21/31641 ,  H01L21/31645 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/513 ,  H01L29/517 ,  H01L29/7881

摘要： A method of manufacturing a non-volatile memory device includes forming a tunnel isolation layer forming a tunnel isolation layer on a substrate, forming a conductive pattern on the tunnel isolation layer, forming a lower silicon oxide layer on the conductive pattern, treating a surface portion of the lower silicon oxide layer with a nitridation treatment to form a first silicon oxynitride layer on the lower silicon oxide layer, forming a metal oxide layer on the first silicon oxynitride layer, forming an upper silicon oxide layer on the metal oxide layer, and forming a conductive layer on the upper silicon oxide layer.

摘要翻译： 一种制造非易失性存储器件的方法包括在衬底上形成形成隧道隔离层的隧道隔离层，在隧道隔离层上形成导电图案，在导电图案上形成下部氧化硅层，处理表面部分 通过氮化处理以在下部氧化硅层上形成第一氧氮化硅层，在第一氮氧化硅层上形成金属氧化物层，在金属氧化物层上形成上部氧化硅层，形成 在上氧化硅层上的导电层。

公开(公告)号：US20060240679A1

公开(公告)日：2006-10-26

申请号：US11403935

申请日：2006-04-14

申请人： Seung-Hwan Lee ,  Kyoung-Ryul Yoon ,  Han-Mei Choi ,  Ki-Yeon Park ,  Young-Sun Kim

发明人： Seung-Hwan Lee ,  Kyoung-Ryul Yoon ,  Han-Mei Choi ,  Ki-Yeon Park ,  Young-Sun Kim

IPC分类号： H01L21/31 ,  H01L21/469

CPC分类号： H01L21/02304 ,  H01L21/02178 ,  H01L21/02181 ,  H01L21/02189 ,  H01L21/02205 ,  H01L21/0228 ,  H01L21/28556 ,  H01L21/3141 ,  H01L21/31616 ,  H01L21/31645 ,  H01L27/10817 ,  H01L27/10852 ,  H01L28/75

摘要： A method of manufacturing a semiconductor device comprises forming a lower electrode on a substrate using a titanium chloride pulsed deposition (TPD) process, forming a high-k dielectric layer on the lower electrode, and forming an upper electrode on the dielectric layer using a TPD process. The method further comprises forming a reaction barrier layer between the upper or lower electrode and the dielectric layer using an atomic layer deposition (ALD) process. The upper electrode is preferably formed with a processing temperature between 350 and 500° C., and the dielectric layer preferably comprises zirconium oxide.

摘要翻译： 一种制造半导体器件的方法包括使用氯化钛脉冲沉积（TPD）工艺在衬底上形成下电极，在下电极上形成高k电介质层，并使用TPD在电介质层上形成上电极 处理。 该方法还包括使用原子层沉积（ALD）工艺在上电极和下电极与电介质层之间形成反应势垒层。 优选上述上电极的处理温度为350〜500℃，电介质层优选为氧化锆。

公开(公告)号：US07682906B2

公开(公告)日：2010-03-23

申请号：US11907162

申请日：2007-10-10

申请人： Young-Geun Park ,  Han-Mei Choi ,  Seung-Hwan Lee ,  Sun-Jung Kim ,  Se-Hoon Oh ,  Young-Sun Kim

发明人： Young-Geun Park ,  Han-Mei Choi ,  Seung-Hwan Lee ,  Sun-Jung Kim ,  Se-Hoon Oh ,  Young-Sun Kim

IPC分类号： H01L21/8247

CPC分类号： H01L21/28273 ,  H01L21/02181 ,  H01L21/0228 ,  H01L21/02304 ,  H01L21/3145 ,  H01L21/31616 ,  H01L21/31637 ,  H01L21/31641 ,  H01L21/31645 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/513 ,  H01L29/517 ,  H01L29/7881

摘要： A method of manufacturing a non-volatile memory device includes forming a tunnel isolation layer forming a tunnel isolation layer on a substrate, forming a conductive pattern on the tunnel isolation layer, forming a lower silicon oxide layer on the conductive pattern, treating a surface portion of the lower silicon oxide layer with a nitridation treatment to form a first silicon oxynitride layer on the lower silicon oxide layer, forming a metal oxide layer on the first silicon oxynitride layer, forming an upper silicon oxide layer on the metal oxide layer, and forming a conductive layer on the upper silicon oxide layer.

摘要翻译： 一种制造非易失性存储器件的方法包括在衬底上形成形成隧道隔离层的隧道隔离层，在隧道隔离层上形成导电图案，在导电图案上形成下部氧化硅层，处理表面部分 通过氮化处理以在下部氧化硅层上形成第一氧氮化硅层，在第一氮氧化硅层上形成金属氧化物层，在金属氧化物层上形成上部氧化硅层，形成 在上氧化硅层上的导电层。

公开(公告)号：US07338863B2

公开(公告)日：2008-03-04

申请号：US11311143

申请日：2005-12-20

申请人： Jong-Cheol Lee ,  Jae-Hyoung Choi ,  Han-Mei Choi ,  Gab-Jin Nam ,  Young-Sun Kim

发明人： Jong-Cheol Lee ,  Jae-Hyoung Choi ,  Han-Mei Choi ,  Gab-Jin Nam ,  Young-Sun Kim

IPC分类号： H01L21/336

CPC分类号： H01L27/11521 ,  H01L27/115 ,  H01L29/513 ,  H01L29/7881

摘要： Example embodiments of the present invention disclose a non-volatile semiconductor memory device, which may include a dielectric layer having an enhanced dielectric constant. A tunnel oxide layer pattern and a floating gate may be sequentially formed on a substrate. A dielectric layer pattern including metal oxide doped with Group III transition metals may be formed on the floating gate using a pulsed laser deposition process. The dielectric layer pattern having an increased dielectric constant may be formed of metal oxide doped with a transition metal such as scandium, yttrium, or lanthanum.

摘要翻译： 本发明的示例实施例公开了一种非易失性半导体存储器件，其可以包括具有增强介电常数的介电层。 可以在衬底上依次形成隧道氧化物层图案和浮栅。 可以使用脉冲激光沉积工艺在浮栅上形成包括掺杂有III族过渡金属的金属氧化物的电介质层图案。 具有增加的介电常数的电介质层图案可以由掺杂有过渡金属如钪，钇或镧的金属氧化物形成。