公开(公告)号：US20120146127A1

公开(公告)日：2012-06-14

申请号：US13403065

申请日：2012-02-23

申请人： Ki-Hong LEE ,  Kwon HONG ,  Dae-Gyu SHIN

发明人： Ki-Hong LEE ,  Kwon HONG ,  Dae-Gyu SHIN

IPC分类号： H01L29/792 ,  H01L21/336

CPC分类号： H01L21/28282 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/7926

摘要： A nonvolatile memory device includes a pipe gate having a pipe channel hole; a plurality of interlayer insulation layers and a plurality of gate electrodes alternately stacked over the pipe gate; a pair of columnar cell channels passing through the interlayer insulation layers and the gate electrodes and coupling a pipe channel formed in the pile channel hole; a first blocking layer and a charge trapping and charge storage layer formed on sidewalk of the columnar cell channels; and a second blocking layer formed between the first blocking layer and the plurality of gate electrodes.

摘要翻译： 非易失性存储装置包括具有管道通道孔的管道浇口; 多个层间绝缘层和交替层叠在管栅上的多个栅电极; 一对穿过层间绝缘层和栅电极的柱状电池通道，并且耦合形成在通道孔中的管道; 在柱状细胞通道的人行道上形成的第一阻挡层和电荷俘获和电荷存储层; 以及形成在第一阻挡层和多个栅电极之间的第二阻挡层。

公开(公告)号：US20120146122A1

公开(公告)日：2012-06-14

申请号：US13315147

申请日：2011-12-08

申请人： Sung Jin WHANG ,  Ki Hong Lee

发明人： Sung Jin WHANG ,  Ki Hong Lee

IPC分类号： H01L29/788 ,  H01L21/336 ,  H01L29/792

CPC分类号： H01L27/1052 ,  H01L21/764 ,  H01L27/11556 ,  H01L27/11568 ,  H01L27/11578 ,  H01L27/11582 ,  H01L29/4234 ,  H01L29/66833 ,  H01L29/78642 ,  H01L29/7889 ,  H01L29/7926

摘要： A three-dimensional (3-D) non-volatile memory device includes a plurality of word line structures extended in parallel and including a plurality of interlayer dielectric layers and a plurality of word lines that are alternately stacked over a substrate, a plurality of channels protruding from the substrate configured to penetrate the plurality of interlayer dielectric layers and the plurality of word lines, and an air gap formed between the plurality of word line structures.

摘要翻译： 三维（3-D）非易失性存储器件包括并行延伸的多个字线结构，并且包括交替堆叠在衬底上的多个层间电介质层和多个字线，多个通道 从被配置为穿透多个层间电介质层和多个字线的基板突出，以及形成在多个字线结构之间的气隙。

公开(公告)号：US20110204430A1

公开(公告)日：2011-08-25

申请号：US13097479

申请日：2011-04-29

申请人： Se Jun KIM ,  Eun Seok CHOI ,  Kyoung Hwan PARK ,  Hyun Seung YOO ,  Myung Shik LEE ,  Young Ok HONG ,  Jung Ryul AHN ,  Yong Top KIM ,  Kyung Pil HWANG ,  Won Sic WOO ,  Jae Young PARK ,  Ki Hong LEE ,  Ki Seon PARK ,  Moon Sig JOO

发明人： Se Jun KIM ,  Eun Seok CHOI ,  Kyoung Hwan PARK ,  Hyun Seung YOO ,  Myung Shik LEE ,  Young Ok HONG ,  Jung Ryul AHN ,  Yong Top KIM ,  Kyung Pil HWANG ,  Won Sic WOO ,  Jae Young PARK ,  Ki Hong LEE ,  Ki Seon PARK ,  Moon Sig JOO

IPC分类号： H01L29/792 ,  B82Y99/00

CPC分类号： H01L29/513 ,  H01L27/105 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/792

摘要： A nonvolatile memory device and a method of fabricating the same is provided to prevent charges stored in a charge trap layer from moving to neighboring memory cells. The method of fabricating a nonvolatile memory device, includes forming a first dielectric layer on a semiconductor substrate in which active regions are defined by isolation layers, forming a charge trap layer on the first dielectric layer, removing the first dielectric layer and the charge trap layer over the isolation layers, forming a second dielectric layer on the isolation layers including the charge trap layer, and forming a conductive layer on the second dielectric layer.

摘要翻译： 提供了一种非易失性存储器件及其制造方法，以防止存储在电荷陷阱层中的电荷移动到相邻存储器单元。 制造非易失性存储器件的方法包括在半导体衬底上形成第一电介质层，其中有源区由隔离层限定，在第一电介质层上形成电荷陷阱层，去除第一介电层和电荷陷阱层 在隔离层上，在包括电荷陷阱层的隔离层上形成第二电介质层，并在第二介电层上形成导电层。

公开(公告)号：US07955960B2

公开(公告)日：2011-06-07

申请号：US12052914

申请日：2008-03-21

申请人： Se Jun Kim ,  Eun Seok Choi ,  Kyoung Hwan Park ,  Hyun Seung Yoo ,  Myung Shik Lee ,  Young Ok Hong ,  Jung Ryul Ahn ,  Yong Top Kim ,  Kyung Pil Hwang ,  Won Sic Woo ,  Jae Young Park ,  Ki Hong Lee ,  Ki Seon Park ,  Moon Sig Joo

发明人： Se Jun Kim ,  Eun Seok Choi ,  Kyoung Hwan Park ,  Hyun Seung Yoo ,  Myung Shik Lee ,  Young Ok Hong ,  Jung Ryul Ahn ,  Yong Top Kim ,  Kyung Pil Hwang ,  Won Sic Woo ,  Jae Young Park ,  Ki Hong Lee ,  Ki Seon Park ,  Moon Sig Joo

IPC分类号： H01L21/336

CPC分类号： H01L29/513 ,  H01L27/105 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/792

摘要： A nonvolatile memory device and a method of fabricating the same is provided to prevent charges stored in a charge trap layer from moving to neighboring memory cells. The method of fabricating a nonvolatile memory device, includes forming a first dielectric layer on a semiconductor substrate in which active regions are defined by isolation layers, forming a charge trap layer on the first dielectric layer, removing the first dielectric layer and the charge trap layer over the isolation layers, forming a second dielectric layer on the isolation layers including the charge trap layer, and forming a conductive layer on the second dielectric layer.

摘要翻译： 提供了一种非易失性存储器件及其制造方法，以防止存储在电荷陷阱层中的电荷移动到相邻存储器单元。 制造非易失性存储器件的方法包括在半导体衬底上形成第一电介质层，其中有源区由隔离层限定，在第一电介质层上形成电荷陷阱层，去除第一介电层和电荷陷阱层 在隔离层上，在包括电荷陷阱层的隔离层上形成第二电介质层，并在第二介电层上形成导电层。

公开(公告)号：US07919371B2

公开(公告)日：2011-04-05

申请号：US12139623

申请日：2008-06-16

申请人： Ki Hong Lee ,  Seung Ho Pyi ,  Ki Seon Park

发明人： Ki Hong Lee ,  Seung Ho Pyi ,  Ki Seon Park

IPC分类号： H01L21/336

CPC分类号： H01L21/28282 ,  H01L21/3105 ,  H01L21/31608 ,  H01L21/31616

摘要： A method for fabricating a non-volatile memory device with a charge trapping layer wherein a tunneling layer, a charge trapping layer, a blocking layer, and a control gate electrode are formed on a semiconductor substrate. A temperature of the control gate electrode is increased by applying a magnetic field to the control gate electrode. The blocking layer is densified by allowing the increased temperature to be transferred to the blocking layer contacting the control gate electrode.

摘要翻译： 一种用于制造具有电荷捕获层的非易失性存储器件的方法，其中在半导体衬底上形成有隧道层，电荷俘获层，阻挡层和控制栅电极。 通过向控制栅电极施加磁场来增加控制栅电极的温度。 通过允许将升高的温度转移到与控制栅电极接触的阻挡层而使阻挡层致密化。

公开(公告)号：US6045892A

公开(公告)日：2000-04-04

申请号：US16791

申请日：1998-01-30

申请人： Ki-hong Lee ,  Gi-ho Cha

发明人： Ki-hong Lee ,  Gi-ho Cha

IPC分类号： H01L23/52 ,  H01L21/28 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/485 ,  H01L23/532 ,  B32B3/00

CPC分类号： H01L21/76876 ,  H01L21/76841 ,  H01L21/76843 ,  H01L21/76855 ,  H01L21/76877 ,  H01L23/485 ,  H01L23/53223 ,  H01L2924/0002 ,  Y10S428/901 ,  Y10T428/12486 ,  Y10T428/12528 ,  Y10T428/12576 ,  Y10T428/12743 ,  Y10T428/24917

摘要： Metal wiring structures for integrated circuits include a seed layer formed on an integrated circuit substrate and a wetting layer formed on the seed layer opposite the integrated circuit substrate. A metal wiring layer is formed on the wetting layer opposite the seed layer. The seed layer and the metal wiring layer have the same crystal orientation. In a preferred embodiment, the seed layer is an aluminum layer having (111) crystal orientation and the metal wiring layer includes aluminum having (111) crystal orientation. The metal wiring layer may be aluminum or an aluminum alloy. The wetting layer preferably includes titanium.

摘要翻译： 用于集成电路的金属布线结构包括形成在集成电路基板上的种子层和形成在与集成电路基板相对的种子层上的润湿层。 在与籽晶层相对的润湿层上形成金属布线层。 籽晶层和金属布线层具有相同的晶体取向。 在优选实施例中，种子层是具有（111）晶体取向的铝层，并且金属布线层包括具有（111）晶体取向的铝。 金属布线层可以是铝或铝合金。 润湿层优选包括钛。

公开(公告)号：US5965911A

公开(公告)日：1999-10-12

申请号：US960290

申请日：1997-10-29

申请人： Suk-ho Joo ,  Choong-ryul Paik ,  Ki-hong Lee

发明人： Suk-ho Joo ,  Choong-ryul Paik ,  Ki-hong Lee

IPC分类号： H01L21/28 ,  H01L29/49 ,  H01L29/78 ,  H01L29/76

CPC分类号： H01L21/28088 ,  H01L29/4966

摘要： A MOS transistor employing a titanium-carbon-nitride (TiCN) gate electrode is provided. The MOS transistor has a gate insulating film, a gate electrode, and a source/drain region on a semiconductor substrate. The gate electrode is formed of a single TiCN film or a double film having a TiCN film and a low-resistant metal film formed thereon. The TiCN gate electrode exhibits a low resistance of about 80-100 .mu..OMEGA.-cm and can control variations in Fermi energy level.

摘要翻译： 提供采用钛 - 氮化钛（TiCN）栅电极的MOS晶体管。 MOS晶体管在半导体衬底上具有栅极绝缘膜，栅极电极和源极/漏极区域。 栅极由单个TiCN膜或其上形成有TiCN膜和低电阻金属膜的双层膜形成。 TiCN栅电极具有约80-100μΩ的OMEGA-cm的低电阻，并且可以控制费米能级的变化。

公开(公告)号：US09209291B2

公开(公告)日：2015-12-08

申请号：US13601355

申请日：2012-08-31

申请人： Jin Ho Bin ,  Ki Hong Lee

发明人： Jin Ho Bin ,  Ki Hong Lee

IPC分类号： H01L27/115 ,  H01L29/78 ,  H01L29/66 ,  H01L29/792

CPC分类号： H01L29/7926 ,  H01L27/1158 ,  H01L27/11582 ,  H01L29/66833 ,  H01L29/78

摘要： A three-dimensional (3D) semiconductor device includes first interlayer dielectric layers and word lines that are alternately stacked on a substrate; select lines formed on the first interlayer dielectric layers and the word lines; etch stop patterns formed on the select lines to contact the select lines; channel holes formed to pass through the select lines, the first interlayer dielectric layers, and the word lines; channel layers formed on surfaces of the channel holes; insulating layers formed in the channel holes, the insulating layers having an upper surface that is lower than upper surfaces of the etch stop patterns; impurity-doped layers formed in channel holes on upper surface of the insulating layers; and a second interlayer dielectric layer formed over the etch stop patterns and the impurity-doped layers.

摘要翻译： 三维（3D）半导体器件包括交替堆叠在衬底上的第一层间电介质层和字线; 形成在第一层间电介质层和字线上的选择线; 形成在选择线上以接触选择线的蚀刻停止图案; 形成为通过选择线，第一层间电介质层和字线的通道孔; 通道层形成在通道孔的表面上; 绝缘层形成在通道孔中，绝缘层具有比蚀刻停止图案的上表面低的上表面; 在绝缘层的上表面的通道孔中形成杂质掺杂层; 以及形成在蚀刻停止图案和杂质掺杂层之上的第二层间介电层。

公开(公告)号：US08872254B2

公开(公告)日：2014-10-28

申请号：US13598414

申请日：2012-08-29

申请人： Ki Hong Lee ,  Seung Ho Pyi ,  In Su Park

发明人： Ki Hong Lee ,  Seung Ho Pyi ,  In Su Park

IPC分类号： H01L29/792 ,  H01L27/115

CPC分类号： H01L27/11582 ,  H01L21/0217 ,  H01L21/31111 ,  H01L21/32133 ,  H01L29/4234 ,  H01L29/66666 ,  H01L29/66833

摘要： A semiconductor device includes word lines and interlayer insulating layers alternately stacked, a channel layer penetrating the word lines and the interlayer insulating layers, a tunnel insulating layer surrounding the channel layer, and first charge trap layers surrounding the tunnel insulating layer, interposed between the word lines and the tunnel insulating layer, respectively, and doped with first impurities.

摘要翻译： 半导体器件包括交替堆叠的字线和层间绝缘层，穿透字线和层间绝缘层的沟道层，围绕沟道层的隧道绝缘层和围绕隧道绝缘层的第一电荷陷阱层，插入在字 线路和隧道绝缘层，并掺杂有第一杂质。

公开(公告)号：US20130320424A1

公开(公告)日：2013-12-05

申请号：US13601396

申请日：2012-08-31

申请人： Ki Hong LEE ,  Seung Ho PYI ,  Seok Min JEON

发明人： Ki Hong LEE ,  Seung Ho PYI ,  Seok Min JEON

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L27/11578 ,  H01L27/11519 ,  H01L27/11553 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1158 ,  H01L27/11582 ,  H01L27/12 ,  H01L29/66825 ,  H01L29/66833 ,  H01L29/7889 ,  H01L29/7926

摘要： A semiconductor device includes a first source layer; at least one of a second source layer, the second source layer formed substantially in the first source layer; a plurality of conductive layers stacked substantially over the first source layer; channel layers that pass through the plurality of conductive layers and couple to the second source layer; and at least one of a third source layer, the third source layer formed substantially in the second source layer, wherein the third source layer passes through the second source layer and is coupled to the first source layer.

摘要翻译： 半导体器件包括第一源极层; 第二源层中的至少一个，第二源极层基本上形成在第一源极层中; 基本上层叠在所述第一源极层上的多个导电层; 沟道层，其穿过所述多个导电层并耦合到所述第二源极层; 以及第三源层中的至少一个，所述第三源极层基本上形成在所述第二源极层中，其中所述第三源极层穿过所述第二源极层并且耦合到所述第一源极层。