公开(公告)号：US4992973A

公开(公告)日：1991-02-12

申请号：US217002

申请日：1988-07-08

申请人： Toshiyuki Tamura ,  Shinji Komori ,  Hidehiro Takata ,  Tetsuo Yamasaki ,  Hiroaki Terada ,  Katsuhiko Asada

发明人： Toshiyuki Tamura ,  Shinji Komori ,  Hidehiro Takata ,  Tetsuo Yamasaki ,  Hiroaki Terada ,  Katsuhiko Asada

IPC分类号： G06F5/08 ,  G06F13/38 ,  H04L1/24

CPC分类号： H04L1/24

摘要： A data transmission apparatus which is connected with a shift register of a plural stages forming a forward path of data transmission line, and a shift register of a plural stages forming a backward path of the same, and a loop-back part therebetween, and comprises bypasses between the shift register on the forward path and on the backward path to bypass the transmitted data when significant data does not exist on the loop-back part side from a stage on which the bypass is comprised and no data stays at a stage where the bypass is comprised, so that data is transmitted at high speed, and which is constructed to be able to control the bypass from external, so that testing of circuitry is easy.

摘要翻译： 一种数据传输装置，其与形成数据传输线的前向路径的多级的移位寄存器和形成其后向路径的多级的移位寄存器及其间的环回部分连接，并且包括 在来自包括旁路的级的环回部分侧上不存在有效数据时，在前向路径上的移位寄存器和反向路径之间绕过旁路传输数据，并且没有数据停留在 旁路被包括，使得数据以高速传输，并且被构造成能够从外部控制旁路，使得电路测试容易。

公开(公告)号：US4980851A

公开(公告)日：1990-12-25

申请号：US284963

申请日：1988-12-15

申请人： Shinji Komori ,  Hidehiro Takata ,  Toshiyuki Tamura ,  Fumiyasu Asai ,  Tetsuo Yamasaki ,  Kenji Shima

发明人： Shinji Komori ,  Hidehiro Takata ,  Toshiyuki Tamura ,  Fumiyasu Asai ,  Tetsuo Yamasaki ,  Kenji Shima

IPC分类号： G06F13/38 ,  G06F5/08 ,  G06F13/42 ,  G11C7/00

CPC分类号： G06F13/4213 ,  Y02B60/1228 ,  Y02B60/1235

摘要： A pipelined processor is provided with a plurality of control stages controlling a datapath made up of a plurality of parallel static-type data latches. The latches each include a feedback circuit, typically a field-effect transistor, which is enabled by a data latch control signal from a particular control stage. Enabling the feedback stage consumes power. A data stagnation detection circuit detects a data stagnation in the datapath, by use of handshake control signals exchanged between the control stages. The data stagnation detection circuit inhibits enablement of the feedback circuit when no data stagnation is detected, reducing power used in the latch.

摘要翻译： 流水线处理器设置有多个控制级，控制由多个并行静态数据锁存器组成的数据路径。 锁存器各自包括反馈电路，通常是场效应晶体管，其通过来自特定控制级的数据锁存器控制信号使能。 启用反馈级消耗电力。 数据停滞检测电路通过使用在控制级之间交换的握手控制信号来检测数据通路中的数据停滞。 当没有检测到数据停滞时，数据停滞检测电路禁止反馈电路的使能，减少锁存器中使用的功率。

公开(公告)号：US4972445A

公开(公告)日：1990-11-20

申请号：US432355

申请日：1989-11-06

申请人： Hiroaki Terada ,  Katsuhiko Asada ,  Hiroaki Nishikawa ,  Kenji Shima ,  Shinji Komori ,  Souichi Miyata ,  Satoshi Matsumoto ,  Hajime Asano ,  Masahisa Shimizu ,  Hiroki Miura

发明人： Hiroaki Terada ,  Katsuhiko Asada ,  Hiroaki Nishikawa ,  Kenji Shima ,  Shinji Komori ,  Souichi Miyata ,  Satoshi Matsumoto ,  Hajime Asano ,  Masahisa Shimizu ,  Hiroki Miura

IPC分类号： G06F13/42

CPC分类号： G06F13/4217

摘要： A data transmission apparatus for transmitting data between systems includes: an input data transmission path, an output data transmission path, and a branch data transmission path each constituted by a shift register, each data transmission path has a plurality of data storage circuits and a plurality of transfer control circuits each provided corresponding to each o--stage. The data storage circuit control a self stage data storage circuit in accordance with a control signal from the transfer control circuit of an adjacent stage. An initialization circuit for initializing the device is provided so that data on the data transmission path does not remain at the start of operation of the device.

摘要翻译： 一种用于在系统之间传输数据的数据传输装置包括：输入数据传输路径，输出数据传输路径和分支数据传输路径，每个移位寄存器由移位寄存器构成，每个数据传输路径都有多个数据存储电路和多个数据传输路径 的转移控制电路各自对应于每个o级。 数据存储电路根据来自相邻级的传送控制电路的控制信号来控制自身级数据存储电路。 提供了一种用于初始化设备的初始化电路，使得数据传输路径上的数据不会保留在设备的操作开始。

公开(公告)号：US4972315A

公开(公告)日：1990-11-20

申请号：US166524

申请日：1988-03-10

申请人： Tetsuo Yamasaki ,  Kenji Shima ,  Mitsuo Meichi ,  Shinji Komori ,  Hidehiro Takata

发明人： Tetsuo Yamasaki ,  Kenji Shima ,  Mitsuo Meichi ,  Shinji Komori ,  Hidehiro Takata

IPC分类号： G06F9/44

CPC分类号： G06F9/4436

摘要： In a data flow machine, a program stored in advance is read out based on a tag included in a packet when the packet including first data is inputted from an external portion. Then, an instruction packet is formed by the content read out as a new tag and the first data, so that the instruction packet is outputted. Second data including the same tag as that included in the first data of the instruction packet read out from the program memory is detected. Firing processing is performed with respect to the first data and the second data as a pair and arithmetic processing is performed according to the instruction as a part of the tag included in an arithmetic packet, so that the arithmetic packet is outputted as a packet. The tag included in the packet is determined and the packet is outputted to an external portion or is inputted again to the internal portion.

摘要翻译： 在数据流机器中，当从外部输入包括第一数据的分组时，基于包中包含的标签，预先存储的程序被读出。 然后，通过作为新标签读出的内容和第一数据形成指令包，从而输出指令包。 检测包括与从程序存储器读出的指令包的第一数据中包含的标签相同的标签的第二数据。 根据第一数据和第二数据作为一对进行烧制处理，并且根据作为包括在算术分组中的标签的一部分的指令进行算术处理，从而将算术分组输出为分组。 确定分组中包含的标签，并将分组输出到外部部分或再次输入到内部部分。

公开(公告)号：US4918644A

公开(公告)日：1990-04-17

申请号：US868291

申请日：1986-05-28

申请人： Hiroaki Terada ,  Katushiko Asada ,  Hiroaki Nishikawa ,  Souichi Miyata ,  Satoshi Matsumoto ,  Hajime Asano ,  Masahisa Shimizu ,  Hiroki Miura ,  Kenji Shima ,  Shinji Komori

发明人： Hiroaki Terada ,  Katushiko Asada ,  Hiroaki Nishikawa ,  Souichi Miyata ,  Satoshi Matsumoto ,  Hajime Asano ,  Masahisa Shimizu ,  Hiroki Miura ,  Kenji Shima ,  Shinji Komori

IPC分类号： G06F7/78

CPC分类号： G06F7/78

摘要： A data processing apparatus includes two data transmission paths formed likewise in a loop fashion. These data transmission paths include a plurality of latch registers connected in a cascade fashion respectively and are constituted as a so-called self-running type shift register wherein each data word constituting a data packet is shifted in sequence provided that a pre-stage register is vacant. Data packets are transmitted in the directions reverse to each other on the two loop-shaped data transmission paths an identification data included in each data packet being transmitted is detected in a section defined as a data packet pair detecting section. The detected identification data are compared in a comparing circuit and, one new data packet is produced from the two data packets in a manner that a data packet is joined from one data transmission path to the other data transmission path.

摘要翻译： 数据处理装置包括以循环方式同样形成的两个数据传输路径。 这些数据传输路径分别包括以级联方式连接的多个锁存寄存器，并且被构成为所谓的自运行型移位寄存器，其中构成数据包的每个数据字按顺序移位，前提是前级寄存器是 空的。 数据分组在两个环形数据传输路径上沿相反的方向发送，在被定义为数据分组对检测部分的部分中检测到正在发送的每个数据分组中包括的标识数据。 检测到的识别数据在比较电路中进行比较，并且以数据分组从一个数据传输路径连接到另一个数据传输路径的方式从两个数据分组产生一个新的数据分组。

公开(公告)号：US4881196A

公开(公告)日：1989-11-14

申请号：US830750

申请日：1986-02-19

申请人： Hiroaki Terada ,  Katsuhiko Asada ,  Hiroaki Nishikawa ,  Shinji Komori ,  Kenji Shima ,  Souichi Miyata ,  Satoshi Matsumoto ,  Hajime Asano ,  Masahisa Shimizu ,  Hiroki Miura

发明人： Hiroaki Terada ,  Katsuhiko Asada ,  Hiroaki Nishikawa ,  Shinji Komori ,  Kenji Shima ,  Souichi Miyata ,  Satoshi Matsumoto ,  Hajime Asano ,  Masahisa Shimizu ,  Hiroki Miura

IPC分类号： H04J3/08 ,  H04L12/00

CPC分类号： H04L12/00 ,  H04J3/08

摘要： A data transmission system comprises an input data transmission line (1), an output data transmission line (4), a branching data transmission line (5) and a jointing data transmission line (7) formed respectively by asynchronous free-running shift registers using a plurality of data latches (101 to 106, 401 & 402, 501 & 502, 701 & 702) and, C elements (111 to 116, 411 & 412, 511 & 512, 711 & 712) respectively. A branching control circuit 3 supplies data to be branched to the branching data transmission line (5) in response to the decision by a branching decision circuit (2) as to the fact that the data to be branched is transmitted on the input data transmission line (1). A jointing control circuit (6) supplies data to be joined to the output data transmission line (4) in response to the decision by an empty buffer verifier (8) as to the nonexistence of data in the input data transmission line (1) and the output data transmission line (4) when the data to be jointed is transmitted on the jointing data transmission line (7). Thus, the data transmission system has branching and jointing functions and if it is used as a constituent of a network, data can be transmitted among asynchronous systems.

摘要翻译： 数据传输系统包括分别由异步自由运行移位寄存器形成的输入数据传输线（1），输出数据传输线（4），分支数据传输线（5）和连接数据传输线（7） 多个数据锁存器（101至106,401和402,501,502,701和702）和C个元件（111至116,411和412,511和512,711和712）。 分支控制电路3响应于分支决定电路（2）的决定，将要分支的数据提供给分支数据传输线（5），关于在输入数据传输线上发送待分支数据的事实 （1）。 接合控制电路（6）响应于空缓冲验证器（8）对输入数据传输线（1）中的数据的不存在以及对输入数据传输线（4）中的数据的不存在的决定，提供要连接到输出数据传输线（4）的数据，以及 当连接数据传输线（7）发送要连接的数据时的输出数据传输线（4）。 因此，数据传输系统具有分支和联合功能，并且如果它被用作网络的组成部分，则可以在异步系统之间传输数据。