公开(公告)号：US4496934A

公开(公告)日：1985-01-29

申请号：US355559

申请日：1982-02-11

申请人： Teruo Furukawa

发明人： Teruo Furukawa

IPC分类号： G11B20/14 ,  H03K13/24

CPC分类号： G11B20/1426

摘要： An encoding system for converting binary data to code sequences suitable for recording or reproducing where each 2-bit data word in a binary data sequence is converted into 4-bit codes so as thereby cause from not less than two and not greater than eight code bits of "0" value to exist between any code bit of value "1" and a next succeeding code bit of value "1" in this converted code sequence.

摘要翻译： PCT No.PCT / JP81 / 00218 Sec。 371日期1982年2月11日 102（e）日期1982年2月11日PCT提交1981年9月4日PCT公布。 公开号WO82 / 00905 日期：1982年3月18日。一种用于将二进制数据转换成适用于记录或再现的代码序列的编码系统，其中二进制数据序列中的每个2位数据字被转换成4位代码，从而从不小于2 并且在该转换的代码序列中，在值“1”的任何代码位与值“1”的下一个后续代码位之间不存在不大于八个代码位“0”的值。

公开(公告)号：US5278815A

公开(公告)日：1994-01-11

申请号：US765129

申请日：1991-09-25

申请人： Akira Mashimo ,  Mitsumasa Kubo ,  Fumio Hishiyama ,  Masayoshi Shimamoto ,  Teruo Furukawa

发明人： Akira Mashimo ,  Mitsumasa Kubo ,  Fumio Hishiyama ,  Masayoshi Shimamoto ,  Teruo Furukawa

IPC分类号： G11B7/007 ,  G11B20/14 ,  G11B5/09

CPC分类号： G11B7/00745 ,  G11B20/1403

摘要： This digital data reproducing apparatus is adapted to prevent reproduction errors of data, wherein a read gate opened when a fixed pattern in a header field for phase locking is detected is kept opened until the data reproduction in a data field is completed, whereby the phase locking in the data field is performed still in the same low-speed mode as when the PLL pull-in is completed in the header field, with the responding ability lowered to defects such as voids or the like in the phase locking pattern area in the data field.This digital data reproducing apparatus is adapted to prevent reproduction errors, wherein, when a reproduced data in a data field is locked, a read gate is opened after a fixed pattern recorded for phase locking is surely detected, so that the phase locking is started in a high-speed mode, while avoiding erroneous operations of the PLL.

摘要翻译： 该数字数据再现装置适用于防止检测到用于相位锁定的标题字段中的固定图案时读取门打开的数据的再现错误，直到数据字段中的数据再现完成为止， 数据字段仍然处于与报头字段中PLL拉入完成相同的低速模式，响应能力降低到数据中相位锁定模式区域中的诸如空白等的缺陷 领域。 该数字数据再现装置适于防止再现错误，其中当数据字段中的再现数据被锁定时，在可靠地检测到记录为相位锁定的固定图案之后，读门被打开，从而开始相位锁定 高速模式，同时避免PLL的错误操作。

公开(公告)号：US4502036A

公开(公告)日：1985-02-26

申请号：US355548

申请日：1982-02-17

申请人： Teruo Furukawa

发明人： Teruo Furukawa

IPC分类号： G11B20/14 ,  H03K13/24

CPC分类号： G11B20/1426

摘要： An encoding system for converting first sequence of binary data into a second different sequence of binary data is arranged such that 4-bit data groups in a binary data sequence are converted to 6-bit data groups, and alternatively, 6-bit data groups are converted to 9-bit data groups whereby from one to seven code bits having a "0" value are arranged between any code bit having a `1` value in that converted code sequence and a code bit having a `1` value in the next code sequence.

摘要翻译： PCT No.PCT / JP81 / 00253 Sec。 371日期1982年2月17日 102（e）日期1982年2月17日PCT提交1981年9月25日PCT公布。 第WO83 / 01141号公报 日期为1983年3月31日。将二进制数据的第一序列转换成二进制数据的第二不同序列的编码系统被布置为使得二进制数据序列中的4位数据组被转换为6位数据组， ，6位数据组被转换为9位数据组，由此1到7个具有“0”值的码位被布置在转换代码序列中具有'1'值的任何码位和具有 '1'值在下一个代码序列中。