利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

78 条记录 (耗时 0.037 秒)

    Semiconductor memory device and data processing method thereof
    53.
    发明授权
    Semiconductor memory device and data processing method thereof 有权
    半导体存储器件及其数据处理方法

    公开(公告)号：US08806302B2

    公开(公告)日：2014-08-12

    申请号：US12654578

    申请日：2009-12-23

    申请人： Yong June Kim ,  Junjin Kong ,  Jaehong Kim ,  Hong Rak Son

    发明人： Yong June Kim ,  Junjin Kong ,  Jaehong Kim ,  Hong Rak Son

    IPC分类号： G11C29/00

    CPC分类号： G11C13/00 ,  G11C7/1006 ,  G11C11/5628 ,  G11C13/0033 ,  G11C16/3427 ,  G11C29/00

    摘要： Provided is a data processing method in a semiconductor memory device. The data processing method arranges data, which is to be programmed in a row and column of a nonvolatile memory device, in a row or column direction. The data processing method encodes the programmed data into a modulation code in the row or column direction such that adjacent pairs of memory cells of the nonvolatile memory device are prevented from being programmed into first and second states.

    摘要翻译： 提供了一种半导体存储器件中的数据处理方法。 数据处理方法按行或列方向排列要编程在非易失性存储器件的行和列中的数据。 数据处理方法将编程数据编码成行或列方向的调制码，使得非易失性存储器件的相邻存储单元对被阻止被编程到第一和第二状态。

    FLASH MEMORY SYSTEM INCLUDING READ COUNTER LOGIC
    56.
    发明申请
    FLASH MEMORY SYSTEM INCLUDING READ COUNTER LOGIC 审中-公开
    包括读取计数器逻辑的闪存存储器系统

    公开(公告)号：US20130318419A1

    公开(公告)日：2013-11-28

    申请号：US13829553

    申请日：2013-03-14

    申请人： Changkyu Seol ,  Junjin Kong ,  Hong Rak Son

    发明人： Changkyu Seol ,  Junjin Kong ,  Hong Rak Son

    IPC分类号： G06F11/14 ,  G06F12/02 ,  H03M13/05

    CPC分类号： G06F12/0246 ,  G11C11/5642 ,  G11C16/0483 ,  G11C16/26 ,  G11C2211/5644 ,  H03M13/05 ,  H03M13/251

    摘要： A flash memory system which includes a flash memory and a memory controller. The flash memory is configured to perform a read operation using a plurality of read levels. The memory controller is configured to recover original data using a counter value provided from the flash memory. The flash memory converts read result values obtained using the plurality of read levels into the counter value to provide the counter value to the memory controller.

    摘要翻译： 一种包括闪存和存储器控制器的闪存系统。 闪速存储器被配置为使用多个读取电平执行读取操作。 存储器控制器被配置为使用从闪存提供的计数器值来恢复原始数据。 闪速存储器将使用多个读取电平获得的读取结果值转换为计数器值，以将计数器值提供给存储器控制器。

    Multi-bit cell memory devices using error correction coding and methods of operating the same
    57.
    发明授权
    Multi-bit cell memory devices using error correction coding and methods of operating the same 有权
    使用纠错编码的多位单元存储器件及其操作方法

    公开(公告)号：US08482977B2

    公开(公告)日：2013-07-09

    申请号：US13039004

    申请日：2011-03-02

    申请人： Yong June Kim ,  Jaehong Kim ,  Junjin Kong ,  Hong Rak Son

    发明人： Yong June Kim ,  Jaehong Kim ,  Junjin Kong ,  Hong Rak Son

    IPC分类号： G11C16/04

    CPC分类号： G11C16/04

    摘要： A memory device includes a plurality of multi-bit memory cells. A plurality of input data bits are encoded according to an error correction code to generate a codeword including a plurality of groups of bits. Respective ones of the plurality of multi-bit memory cells are programmed to represent respective ones of the groups of bits of the codeword. The groups of bits of the codeword may be groups of consecutive bits. In some embodiments, the multi-bit memory cells are each configured to store in bits and a length of the codeword is an integer multiple of m. Data may be read from the multi-bit memory cells in page units or cell units to recover the codeword, and the recovered code word may be decode according to the error correction code to recover the input data bits.

    摘要翻译： 存储器件包括多个多位存储器单元。 根据纠错码对多个输入数据位进行编码，以产生包括多个位组的码字。 多个多位存储器单元中的相应的多位存储器单元被编程为表示码字的位组中的相应的一组。 码字的比特组可以是连续比特的组。 在一些实施例中，多位存储器单元被配置为以比特存储，并且码字的长度是m的整数倍。 可以从页单元或单元单元中的多位存储单元读取数据以恢复码字，并且可以根据纠错码对恢复的码字进行解码以恢复输入数据位。

    Flash memory device and related programming method
    58.
    发明授权
    Flash memory device and related programming method 有权
    闪存设备及相关编程方法

    公开(公告)号：US08448048B2

    公开(公告)日：2013-05-21

    申请号：US12769692

    申请日：2010-04-29

    申请人： Ki jun Lee ,  Hong Rak Son ,  Jun jin Kong

    发明人： Ki jun Lee ,  Hong Rak Son ,  Jun jin Kong

    IPC分类号： G11C29/00

    CPC分类号： G11C16/26 ,  G06F11/1072 ,  G11C16/06

    摘要： A nonvolatile memory device comprises a memory cell array configured to store one or more bits per memory cell, a read and write circuit configured to access the memory cell array, a control logic component configured to control the read and write circuit to sequentially execute read operations of a selected memory cell at least twice to output a read data symbol, and an error correcting unit configured to correct an error in the read data symbol based on a pattern of the read data symbol to output an error-corrected symbol.

    摘要翻译： 非易失性存储器件包括被配置为存储每个存储器单元的一个或多个位的存储器单元阵列，被配置为访问存储单元阵列的读取和写入电路，被配置为控制读取和写入电路以顺序执行读取操作的控制逻辑组件 选择的存储单元至少两次以输出读取数据符号;以及纠错单元，被配置为基于所读取的数据符号的图案校正所读取的数据符号中的错误，以输出纠错符号。

    Nonvolatile memory device outputting analog signal and memory system having the same
    59.
    发明授权
    Nonvolatile memory device outputting analog signal and memory system having the same 有权
    输出模拟信号的非易失性存储器件和具有该模拟信号的存储器系统

    公开(公告)号：US08351256B2

    公开(公告)日：2013-01-08

    申请号：US12821654

    申请日：2010-06-23

    申请人： Hong Rak Son ,  Jaehong Kim ,  Junjin Kong

    发明人： Hong Rak Son ,  Jaehong Kim ,  Junjin Kong

    IPC分类号： G11C11/34

    CPC分类号： G11C11/5642 ,  G06F11/1072

    摘要： A memory system and a nonvolatile memory device therein are disclosed. The memory system comprises a memory device outputting a plurality of analog signals during a read operation, a converter to convert the plurality of analog signals into binary data, and a memory controller to operate an error correction operation on the binary data. The error correction operation uses a soft decision algorithm.

    摘要翻译： 公开了一种其中的存储器系统和非易失性存储器件。 存储器系统包括在读取操作期间输出多个模拟信号的存储器件，将多个模拟信号转换为二进制数据的转换器以及用于对二进制数据进行纠错操作的存储器控​​制器。 纠错操作使用软判决算法。

    Semiconductor memory device and data processing method thereof
    60.
    发明授权
    Semiconductor memory device and data processing method thereof 有权
    半导体存储器件及其数据处理方法

    公开(公告)号：US08321760B2

    公开(公告)日：2012-11-27

    申请号：US12702353

    申请日：2010-02-09

    申请人： Hong Rak Son ,  Junjin Kong ,  Jaehong Kim

    发明人： Hong Rak Son ,  Junjin Kong ,  Jaehong Kim

    IPC分类号： G11C29/00

    CPC分类号： G06F11/1072

    摘要： Provided are a semiconductor memory device and a data processing method thereof. The semiconductor memory device includes a nonvolatile memory and a memory controller. The nonvolatile memory stores data a plurality of memory cells. The memory controller rearranges data by various operations such as a modulation code operation and processes the data according to an ECC operation to reduce the interference between the memory cells.

    摘要翻译： 提供半导体存储器件及其数据处理方法。 半导体存储器件包括非易失性存储器和存储器控制器。 非易失性存储器将数据存储在多个存储单元中。 存储器控制器通过诸如调制码操作的各种操作重新排列数据，并根据ECC操作处理数据以减少存储器单元之间的干扰。