公开(公告)号：US08598630B2

公开(公告)日：2013-12-03

申请号：US12470333

申请日：2009-05-21

申请人： Gary Shen ,  Ming-Yuan Wu ,  Chiung-Han Yeh ,  Kong-Beng Thei ,  Harry Chuang

发明人： Gary Shen ,  Ming-Yuan Wu ,  Chiung-Han Yeh ,  Kong-Beng Thei ,  Harry Chuang

IPC分类号： H01L23/52

CPC分类号： H01L23/544 ,  H01L21/31051 ,  H01L21/823828 ,  H01L23/585 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device is provided which includes a semiconductor substrate having a first region and a second region, the first and second regions being isolated from each other, a plurality of transistors formed in the first region, an alignment mark formed in the second region, the alignment mark having a plurality of active regions in a first direction, and a dummy gate structure formed over the alignment mark, the dummy gate structure having a plurality of lines in a second direction different from the first direction.

摘要翻译： 提供一种半导体器件，其包括具有第一区域和第二区域的半导体衬底，第一和第二区域彼此隔离，形成在第一区域中的多个晶体管，形成在第二区域中的对准标记， 对准标记具有在第一方向上的多个有效区域，以及形成在所述对准标记上的伪栅极结构，所述伪栅极结构在与所述第一方向不同的第二方向上具有多条线。

公开(公告)号：US08390072B2

公开(公告)日：2013-03-05

申请号：US13156558

申请日：2011-06-09

申请人： Harry Chuang ,  Kong-Beng Thei ,  Su-Chen Lai ,  Gary Shen

发明人： Harry Chuang ,  Kong-Beng Thei ,  Su-Chen Lai ,  Gary Shen

IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/062 ,  H01L31/113 ,  H01L31/119

CPC分类号： H01L21/823828 ,  H01L21/31053 ,  H01L21/823437 ,  H01L29/66545 ,  Y10S438/926

摘要： A method for fabricating a semiconductor device is provided which includes providing a semiconductor substrate, forming a plurality of transistors, each transistor having a dummy gate structure, forming a contact etch stop layer (CESL) over the substrate including the dummy gate structures, forming a first dielectric layer to fill in a portion of each region between adjacent dummy gate structures, forming a chemical mechanical polishing (CMP) stop layer over the CESL and first dielectric layer, forming a second dielectric layer over the CMP stop layer, performing a CMP on the second dielectric layer that substantially stops at the CMP stop layer, and performing an overpolishing to expose the dummy gate structure.

摘要翻译： 提供了一种制造半导体器件的方法，其包括提供半导体衬底，形成多个晶体管，每个晶体管具有虚拟栅极结构，在包括虚拟栅极结构的衬底上形成接触蚀刻停止层（CESL），形成 第一电介质层，以填充相邻虚拟栅极结构之间的每个区域的一部分，在CESL和第一介电层上形成化学机械抛光（CMP）阻挡层，在CMP停止层上形成第二介电层，对CMP 所述第二电介质层在所述CMP停止层处基本上停止，并且执行过度抛光以暴露所述伪栅极结构。

公开(公告)号：US20110233683A1

公开(公告)日：2011-09-29

申请号：US13156558

申请日：2011-06-09

申请人： Harry Chuang ,  Kong-Beng Thei ,  Su-Chen Lai ,  Gary Shen

发明人： Harry Chuang ,  Kong-Beng Thei ,  Su-Chen Lai ,  Gary Shen

IPC分类号： H01L27/092 ,  H01L29/772

CPC分类号： H01L21/823828 ,  H01L21/31053 ,  H01L21/823437 ,  H01L29/66545 ,  Y10S438/926

摘要： A method for fabricating a semiconductor device is provided which includes providing a semiconductor substrate, forming a plurality of transistors, each transistor having a dummy gate structure, forming a contact etch stop layer (CESL) over the substrate including the dummy gate structures, forming a first dielectric layer to fill in a portion of each region between adjacent dummy gate structures, forming a chemical mechanical polishing (CMP) stop layer over the CESL and first dielectric layer, forming a second dielectric layer over the CMP stop layer, performing a CMP on the second dielectric layer that substantially stops at the CMP stop layer, and performing an overpolishing to expose the dummy gate structure.

摘要翻译： 提供了一种制造半导体器件的方法，其包括提供半导体衬底，形成多个晶体管，每个晶体管具有虚拟栅极结构，在包括虚拟栅极结构的衬底上形成接触蚀刻停止层（CESL），形成 第一电介质层，以填充相邻虚拟栅极结构之间的每个区域的一部分，在CESL和第一介电层上形成化学机械抛光（CMP）阻挡层，在CMP停止层上形成第二介电层，对CMP 所述第二电介质层在所述CMP停止层处基本上停止，并且执行过度抛光以暴露所述伪栅极结构。

公开(公告)号：US07985690B2

公开(公告)日：2011-07-26

申请号：US12478358

申请日：2009-06-04

申请人： Kong-Beng Thei ,  Harry Chuang ,  Su-Chen Lai ,  Gary Shen

发明人： Kong-Beng Thei ,  Harry Chuang ,  Su-Chen Lai ,  Gary Shen

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： H01L29/7833 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66583

摘要： A method for fabricating a semiconductor device is disclosed. The method includes providing a substrate; forming one or more gate structures over the substrate; forming a buffer layer over the substrate, including over the one or more gate structures; forming an etch stop layer over the buffer layer; forming a interlevel dielectric (ILD) layer over the etch stop layer; and removing a portion of the buffer layer, a portion of the etch stop layer, and a portion of the ILD layer over the one or more gate structures.

摘要翻译： 公开了一种制造半导体器件的方法。 该方法包括提供基板; 在所述衬底上形成一个或多个栅极结构; 在衬底上形成缓冲层，包括在一个或多个栅极结构上; 在缓冲层上形成蚀刻停止层; 在所述蚀刻停止层上形成层间电介质（ILD）层; 以及去除所述缓冲层的一部分，所述蚀刻停止层的一部分以及所述一个或多个栅极结构上的所述ILD层的一部分。

公开(公告)号：US07981801B2

公开(公告)日：2011-07-19

申请号：US12423422

申请日：2009-04-14

申请人： Harry Chuang ,  Kong-Beng Thei ,  Su-Chen Lai ,  Gary Shen

发明人： Harry Chuang ,  Kong-Beng Thei ,  Su-Chen Lai ,  Gary Shen

IPC分类号： H01L21/302 ,  H01L21/461

CPC分类号： H01L21/823828 ,  H01L21/31053 ,  H01L21/823437 ,  H01L29/66545 ,  Y10S438/926

摘要： A method for fabricating a semiconductor device is provided which includes providing a semiconductor substrate, forming a plurality of transistors, each transistor having a dummy gate structure, forming a contact etch stop layer (CESL) over the substrate including the dummy gate structures, forming a first dielectric layer to fill in a portion of each region between adjacent dummy gate structures, forming a chemical mechanical polishing (CMP) stop layer over the CESL and first dielectric layer, forming a second dielectric layer over the CMP stop layer, performing a CMP on the second dielectric layer that substantially stops at the CMP stop layer, and performing an overpolishing to expose the dummy gate structure.

摘要翻译： 提供了一种制造半导体器件的方法，其包括提供半导体衬底，形成多个晶体管，每个晶体管具有虚拟栅极结构，在包括虚拟栅极结构的衬底上形成接触蚀刻停止层（CESL），形成 第一电介质层，以填充相邻虚拟栅极结构之间的每个区域的一部分，在CESL和第一介电层上形成化学机械抛光（CMP）阻挡层，在CMP停止层上形成第二介电层，对CMP 所述第二电介质层在所述CMP停止层处基本上停止，并且执行过度抛光以暴露所述伪栅极结构。

公开(公告)号：US20100112798A1

公开(公告)日：2010-05-06

申请号：US12487894

申请日：2009-06-19

申请人： Su-Chen Lai ,  Kong-Beng Thei ,  Harry Chuang ,  Gary Shen

发明人： Su-Chen Lai ,  Kong-Beng Thei ,  Harry Chuang ,  Gary Shen

IPC分类号： H01L21/28 ,  H01L21/8238 ,  H01L21/306

CPC分类号： H01L29/7848 ,  H01L21/823842 ,  H01L29/165 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66628

摘要： A method is provided for fabricating a semiconductor device that includes providing a semiconductor substrate having a first region and a second region, forming a high-k dielectric layer over the substrate, forming a silicon layer over the high-k dielectric layer, forming a hard mask layer over the silicon layer, patterning the hard mask layer, silicon layer, and high-k dielectric layer to form first and second gate structures over the first and second regions, respectively, forming a contact etch stop layer (CESL) over the first and second gate structures, modifying a profile of the CESL by an etching process, forming an inter-layer dielectric (ILD) over the modified CESL, performing a chemical mechanical polishing (CMP) on the ILD to expose the silicon layer of the first and second gate structures, respectively, and removing the silicon layer from the first and second gate structures, respectively, and replacing it with metal gate structures.

摘要翻译： 提供一种用于制造半导体器件的方法，该半导体器件包括提供具有第一区域和第二区域的半导体衬底，在衬底上形成高k电介质层，在高k电介质层上形成硅层，形成硬的 掩模层，图案化硬掩模层，硅层和高k电介质层，以分别在第一和第二区域上形成第一和第二栅极结构，在第一和第二区域上形成接触蚀刻停止层（CESL） 和第二栅极结构，通过蚀刻工艺修改CESL的轮廓，在改性CESL上形成层间电介质（ILD），在ILD上进行化学机械抛光（CMP）以暴露第一和第二栅极结构的硅层 第二栅极结构，并分别从第一和第二栅极结构去除硅层，并用金属栅极结构代替硅层。

公开(公告)号：US08349680B2

公开(公告)日：2013-01-08

申请号：US12536629

申请日：2009-08-06

申请人： Kong-Beng Thei ,  Harry Chuang ,  Ryan Chia-Jen Chen ,  Su-Chen Lai ,  Yi-Shien Mor ,  Yi-Hsing Chen ,  Gary Shen ,  Yu Chao Lin

发明人： Kong-Beng Thei ,  Harry Chuang ,  Ryan Chia-Jen Chen ,  Su-Chen Lai ,  Yi-Shien Mor ,  Yi-Hsing Chen ,  Gary Shen ,  Yu Chao Lin

IPC分类号： H01L21/8238

CPC分类号： H01L21/31645 ,  H01L21/31604 ,  H01L21/823842

摘要： The present disclosure provides a method of fabricating a semiconductor device. The method includes providing a semiconductor substrate having a first active region and a second active region, forming a high-k dielectric layer over the semiconductor substrate, forming a capping layer over the high-k dielectric layer, forming a first metal layer over the capping layer, the first metal layer having a first work function, forming a mask layer over the first metal layer in the first active region, removing the first metal layer and at least a portion of the capping layer in the second active region using the mask layer, and forming a second metal layer over the partially removed capping layer in the second active region, the second metal layer having a second work function.

摘要翻译： 本公开提供了制造半导体器件的方法。 该方法包括提供具有第一有源区和第二有源区的半导体衬底，在半导体衬底上形成高k电介质层，在高k电介质层上形成覆盖层，在覆盖层上形成第一金属层 第一金属层具有第一功函数，在第一有源区中的第一金属层上形成掩模层，使用掩模层去除第一金属层和第二有源区中的覆盖层的至少一部分 并且在所述第二有源区域中的所述部分去除的覆盖层上形成第二金属层，所述第二金属层具有第二功函数。

公开(公告)号：US07923321B2

公开(公告)日：2011-04-12

申请号：US12487894

申请日：2009-06-19

申请人： Su-Chen Lai ,  Kong-Beng Thei ,  Harry Chuang ,  Gary Shen

发明人： Su-Chen Lai ,  Kong-Beng Thei ,  Harry Chuang ,  Gary Shen

IPC分类号： H01L21/8238

CPC分类号： H01L29/7848 ,  H01L21/823842 ,  H01L29/165 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66628

摘要： A method is provided for fabricating a semiconductor device that includes providing a semiconductor substrate having a first region and a second region, forming a high-k dielectric layer over the substrate, forming a silicon layer over the high-k dielectric layer, forming a hard mask layer over the silicon layer, patterning the hard mask layer, silicon layer, and high-k dielectric layer to form first and second gate structures over the first and second regions, respectively, forming a contact etch stop layer (CESL) over the first and second gate structures, modifying a profile of the CESL by an etching process, forming an inter-layer dielectric (ILD) over the modified CESL, performing a chemical mechanical polishing (CMP) on the ILD to expose the silicon layer of the first and second gate structures, respectively, and removing the silicon layer from the first and second gate structures, respectively, and replacing it with metal gate structures.

摘要翻译： 提供一种用于制造半导体器件的方法，该半导体器件包括提供具有第一区域和第二区域的半导体衬底，在衬底上形成高k电介质层，在高k电介质层上形成硅层，形成硬的 掩模层，图案化硬掩模层，硅层和高k电介质层，以分别在第一和第二区域上形成第一和第二栅极结构，在第一和第二区域上形成接触蚀刻停止层（CESL） 和第二栅极结构，通过蚀刻工艺修改CESL的轮廓，在改性CESL上形成层间电介质（ILD），在ILD上进行化学机械抛光（CMP）以暴露第一和第二栅极结构的硅层 第二栅极结构，并分别从第一和第二栅极结构去除硅层，并用金属栅极结构代替硅层。

公开(公告)号：US20100084715A1

公开(公告)日：2010-04-08

申请号：US12470333

申请日：2009-05-21

申请人： Gary Shen ,  Ming-Yuan Wu ,  Chiung-Han Yeh ,  Kong-Beng Thei ,  Harry Chuang

发明人： Gary Shen ,  Ming-Yuan Wu ,  Chiung-Han Yeh ,  Kong-Beng Thei ,  Harry Chuang

IPC分类号： H01L27/088 ,  H01L29/06 ,  H01L23/544

CPC分类号： H01L23/544 ,  H01L21/31051 ,  H01L21/823828 ,  H01L23/585 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor device is provided which includes a semiconductor substrate having a first region and a second region, the first and second regions being isolated from each other, a plurality of transistors formed in the first region, an alignment mark formed in the second region, the alignment mark having a plurality of active regions in a first direction, and a dummy gate structure formed over the alignment mark, the dummy gate structure having a plurality of lines in a second direction different from the first direction.

摘要翻译： 提供一种半导体器件，其包括具有第一区域和第二区域的半导体衬底，第一和第二区域彼此隔离，形成在第一区域中的多个晶体管，形成在第二区域中的对准标记， 对准标记具有在第一方向上的多个有效区域，以及形成在所述对准标记上的伪栅极结构，所述伪栅极结构在与所述第一方向不同的第二方向上具有多条线。

公开(公告)号：US20090197999A1

公开(公告)日：2009-08-06

申请号：US12023497

申请日：2008-01-31

申请人： Gary Shen ,  Lily Pan

发明人： Gary Shen ,  Lily Pan

IPC分类号： C08K5/42 ,  C08L69/00

CPC分类号： C08L79/08 ,  C08G73/1046 ,  C08G73/1053 ,  C08G73/1057 ,  C08G73/106 ,  C08G77/455 ,  C08G77/458 ,  C08K5/0066 ,  C08K5/42 ,  C08K2201/014 ,  C08L69/005 ,  C08L83/10 ,  C08L83/12 ,  C08L2205/03 ,  C08L2666/18 ,  C08L2666/14 ,  C08L83/00

摘要： A composition is disclosed, comprising, based on the total weight of the composition, from 20 to 60 wt. % of a polyimide having a glass transition temperature above 180° C.; from 10 to 30 wt. % a polyester-polycarbonate copolymer; from 30 to 60 wt. % of a reinforcing filler; and at least two flame retardant additives selected from the group consisting of from 0.01 to 0.5 wt. % of a first sulfonate salt, from 0.01 to 0.5 wt. % of a second sulfonate salt, from 0.5 to 5 wt. % of a siloxane copolymer, and combinations thereof. An article molded from the composition attains an improved UL94 rating, as compared to an article molded from the same composition without the at least two flame retardant additives.

摘要翻译： 公开了一种组合物，其包含基于组合物的总重量为20至60wt。 ％的玻璃化转变温度高于180℃的聚酰亚胺; 10至30wt。 ％聚酯 - 聚碳酸酯共聚物; 30至60wt。 ％的增强填料; 和至少两种阻燃添加剂，其选自0.01至0.5wt。 ％的第一磺酸盐，0.01至0.5wt。 ％的第二磺酸盐，0.5至5wt。 ％的硅氧烷共聚物，及其组合。 与不含至少两种阻燃添加剂的相同组合物成型制品相比，由组合物成型的制品获得了改进的UL94等级。