公开(公告)号：US08429367B2

公开(公告)日：2013-04-23

申请号：US11965953

申请日：2007-12-28

申请人： James W. Alexander ,  Son H. Lam ,  Devadatta V. Bodas ,  Krishna Kant ,  Kai Cheng ,  Ian M. Steiner ,  Gopikrishna Jandhyala

发明人： James W. Alexander ,  Son H. Lam ,  Devadatta V. Bodas ,  Krishna Kant ,  Kai Cheng ,  Ian M. Steiner ,  Gopikrishna Jandhyala

IPC分类号： G06F1/04

CPC分类号： G11C7/22 ,  G11C7/225

摘要： Embodiments of the invention are generally directed to systems, methods, and apparatuses for clock enable (CKE) coordination. In some embodiments, a memory controller includes logic to predict whether a scheduled request will be issued to a rank. The memory controller may also include logic to predict whether a scheduled request will not be issued to the rank. In some embodiments, the clock enable (CKE) is asserted or de-asserted to a rank based, at least in part, on the predictions. Other embodiments are described and claimed.

摘要翻译： 本发明的实施例一般涉及用于时钟使能（CKE）协调的系统，方法和装置。 在一些实施例中，存储器控制器包括用于预测排定的请求是否将被发布到等级的逻辑。 存储器控制器还可以包括用于预测排定的请求是否将不被发布到等级的逻辑。 在一些实施例中，时钟使能（CKE）至少部分地基于预测被断言或取消断言为等级。 描述和要求保护其他实施例。

公开(公告)号：US09405646B2

公开(公告)日：2016-08-02

申请号：US13992506

申请日：2011-09-29

申请人： Theodros Yigzaw ,  Kai Cheng ,  Mohan J. Kumar ,  Jose A. Vargas ,  Gopikrishna Jandhyala

发明人： Theodros Yigzaw ,  Kai Cheng ,  Mohan J. Kumar ,  Jose A. Vargas ,  Gopikrishna Jandhyala

IPC分类号： G06F11/00 ,  G06F11/263 ,  G06F11/36

CPC分类号： G06F11/263 ,  G06F11/3664 ,  G06F11/3688

摘要： Disclosed is an apparatus and a method to inject errors to a memory. In one embodiment, a dedicated interface includes an error injection system address register and an error injection mask register coupled to the error injection system address register. If the error injection system address register includes a system address that matches an incoming write address, the error injection mask register outputs an error to the memory.

摘要翻译： 公开了一种向存储器注入错误的装置和方法。 在一个实施例中，专用接口包括错误注入系统地址寄存器和耦合到错误注入系统地址寄存器的错误注入掩模寄存器。 如果错误注入系统地址寄存器包含与输入写入地址匹配的系统地址，则错误注入掩码寄存器会向存储器输出错误。

公开(公告)号：US06795788B2

公开(公告)日：2004-09-21

申请号：US10028039

申请日：2001-12-20

申请人： Paul A. Thatcher ,  Gopikrishna Jandhyala

发明人： Paul A. Thatcher ,  Gopikrishna Jandhyala

IPC分类号： G06F1900

CPC分类号： G01R31/31711 ,  G01R31/318307 ,  G01R31/318371 ,  G01R31/31901 ,  G01R31/31908 ,  G01R31/3191 ,  G01R31/31937

摘要： Method and apparatus for discovery of operational boundaries for shmoo tests. Specifically, a method of testing operational boundaries is described in one embodiment of the present invention. The method discloses the discovery of an operational range for a hardware device over a plurality of varying operating parameters. The operational range is discovered by testing points, as defined by the plurality of varying operating parameters, to discover an operational boundary of the device. The operational boundary comprises a plurality of boundary points that lie just outside of the operational range of the device. The operational boundary is discovered automatically and without testing all of a plurality of interior operational points within the operational boundary.

摘要翻译： 用于发现shmoo测试的操作边界的方法和装置。 具体地，在本发明的一个实施例中描述了测试操作边界的方法。 该方法公开了通过多个变化的操作参数发现硬件设备的操作范围。 由多个变化的操作参数定义的测试点发现操作范围，以发现设备的操作边界。 操作边界包括位于设备的操作范围之外的多个边界点。 操作边界被自动发现，而不测试操作边界内的所有多个内部操作点。

公开(公告)号：US20130275810A1

公开(公告)日：2013-10-17

申请号：US13992506

申请日：2011-09-29

申请人： Theodros Yigzaw ,  Kai Cheng ,  Mohan J. Kumar ,  Jose A. Vargas ,  Gopikrishna Jandhyala

发明人： Theodros Yigzaw ,  Kai Cheng ,  Mohan J. Kumar ,  Jose A. Vargas ,  Gopikrishna Jandhyala

IPC分类号： G06F11/263

CPC分类号： G06F11/263 ,  G06F11/3664 ,  G06F11/3688

摘要： Disclosed is an apparatus and a method to inject errors to a memory. In one embodiment, a dedicated interface includes an error injection system address register and an error injection mask register coupled to the error injection system address register. If the error injection system address register includes a system address that matches an incoming write address, the error injection mask register outputs an error to the memory.

摘要翻译： 公开了一种向存储器注入错误的装置和方法。 在一个实施例中，专用接口包括错误注入系统地址寄存器和耦合到错误注入系统地址寄存器的错误注入掩模寄存器。 如果错误注入系统地址寄存器包含与输入写入地址匹配的系统地址，则错误注入掩码寄存器会向存储器输出错误。

公开(公告)号：US20120185706A1

公开(公告)日：2012-07-19

申请号：US13324932

申请日：2011-12-13

申请人： Krishnakanth V. Sistla ,  Martin T. Rowland ,  Cesar A. Quiroz ,  Joseph R. Doucette ,  Gopikrishna Jandhyala ,  Kai Cheng ,  Celeste M. Brown ,  Avinash N. Ananthakrishnan

发明人： Krishnakanth V. Sistla ,  Martin T. Rowland ,  Cesar A. Quiroz ,  Joseph R. Doucette ,  Gopikrishna Jandhyala ,  Kai Cheng ,  Celeste M. Brown ,  Avinash N. Ananthakrishnan

IPC分类号： G06F1/26

CPC分类号： G06F1/3203 ,  G06F1/3206

摘要： An apparatus, method and system is described herein for dynamic power control of a power domain. A power limit over a time window is provided. And over a control loop period a power interface determines energy consumption of the power domain, intelligently budgets power among devices within the power domain based on the energy consumption, converts those budgets to performance maximums for the power domain, and limits performance of devices in the power domain to the performance maximums utilizing a running average power limit.

摘要翻译： 这里描述了用于动力域的动态功率控制的装置，方法和系统。 提供了一个时间窗口的功率限制。 在控制环路周期内，电源接口决定了电力领域的能源消耗，智能地根据能源消耗在电力领域的设备之间预算功率，将这些预算转换为电力域的性能最大值，并限制了电力领域的设备性能。 功率域使用运行平均功率限制来达到性能最大值。

公开(公告)号：US09141166B2

公开(公告)日：2015-09-22

申请号：US13324932

申请日：2011-12-13

申请人： Krishnakanth V. Sistla ,  Martin T. Rowland ,  Cesar A. Quiroz ,  Joseph R. Doucette ,  Gopikrishna Jandhyala ,  Kai Cheng ,  Celeste M. Brown ,  Avinash N. Ananthakrishnan

发明人： Krishnakanth V. Sistla ,  Martin T. Rowland ,  Cesar A. Quiroz ,  Joseph R. Doucette ,  Gopikrishna Jandhyala ,  Kai Cheng ,  Celeste M. Brown ,  Avinash N. Ananthakrishnan

IPC分类号： G06F13/14 ,  G06F1/26 ,  G06F1/32

CPC分类号： G06F1/3203 ,  G06F1/3206

摘要： An apparatus, method and system is described herein for dynamic power control of a power domain. A power limit over a time window is provided. And over a control loop period a power interface determines energy consumption of the power domain, intelligently budgets power among devices within the power domain based on the energy consumption, converts those budgets to performance maximums for the power domain, and limits performance of devices in the power domain to the performance maximums utilizing a running average power limit.

摘要翻译： 这里描述了用于动力域的动态功率控制的装置，方法和系统。 提供了一个时间窗口的功率限制。 在控制环路周期内，电源接口决定了电力领域的能源消耗，智能地根据能源消耗在电力领域的设备之间预算功率，将这些预算转换为电力域的性能最大值，并限制了电力领域的设备性能。 功率域使用运行平均功率限制来达到性能最大值。

公开(公告)号：US20090172681A1

公开(公告)日：2009-07-02

申请号：US11965953

申请日：2007-12-28

申请人： James W. Alexander ,  Son H. Lam ,  Devadatta V. Bodas ,  Krishna Kant ,  Kai Cheng ,  Ian M. Steiner ,  Gopikrishna Jandhyala

发明人： James W. Alexander ,  Son H. Lam ,  Devadatta V. Bodas ,  Krishna Kant ,  Kai Cheng ,  Ian M. Steiner ,  Gopikrishna Jandhyala

IPC分类号： G06F9/46

CPC分类号： G11C7/22 ,  G11C7/225

摘要： Embodiments of the invention are generally directed to systems, methods, and apparatuses for clock enable (CKE) coordination. In some embodiments, a memory controller includes logic to predict whether a scheduled request will be issued to a rank. The memory controller may also include logic to predict whether a scheduled request will not be issued to the rank. In some embodiments, the clock enable (CKE) is asserted or de-asserted to a rank based, at least in part, on the predictions. Other embodiments are described and claimed.

摘要翻译： 本发明的实施例一般涉及用于时钟使能（CKE）协调的系统，方法和装置。 在一些实施例中，存储器控制器包括用于预测排定的请求是否将被发布到等级的逻辑。 存储器控制器还可以包括用于预测排定的请求是否将不被发布到等级的逻辑。 在一些实施例中，时钟使能（CKE）至少部分地基于预测被断言或取消断言为等级。 描述和要求保护其他实施例。