-
公开(公告)号：US07689804B2
公开(公告)日：2010-03-30
申请号：US11642337
申请日：2006-12-20
IPC分类号： G06F12/10
CPC分类号： G06F11/1008
摘要： In one embodiment, the present invention includes a method for protecting a value to be stored in a register of a register file with a first level of protection if the value is predicted to be used for a first time period, and protecting the value with a second level of protection if the value is predicted to be used for a second time period. Other embodiments are described and claimed.
摘要翻译： 在一个实施例中，本发明包括一种方法，用于如果该值预测将在第一时间段内使用，则保护要存储在具有第一保护等级的寄存器文件的寄存器中的值，并且用 如果该值被预测用于第二时间段，则为第二级保护。 描述和要求保护其他实施例。
-
公开(公告)号：US20090287909A1
公开(公告)日：2009-11-19
申请号：US12086357
申请日：2005-12-30
申请人： Xavier Vera , Jaume Abella , Osman Unsal , Oguz Ergin , Antonio Gonzalez
发明人： Xavier Vera , Jaume Abella , Osman Unsal , Oguz Ergin , Antonio Gonzalez
IPC分类号： G06F15/00
CPC分类号： G06F11/008 , G01R31/2846
摘要： In one embodiment, the present invention includes a method for obtaining dynamic operating parameter information of a semiconductor device such as a processor, determining dynamic usage of the device, either as a whole or for one or more portions thereof, based on the dynamic operating parameter information, and dynamically estimating a remaining lifetime of the device based on the dynamic usage. Depending on the estimated remaining lifetime, the device may be controlled in a desired manner. Other embodiments are described and claimed.
摘要翻译： 在一个实施例中，本发明包括一种用于获得诸如处理器的半导体器件的动态操作参数信息的方法，基于动态操作参数确定设备的整体或一个或多个部分的动态使用 信息，并基于动态使用动态估计设备的剩余寿命。 根据估计的剩余寿命，可以以期望的方式控制装置。 描述和要求保护其他实施例。
-
公开(公告)号：US20090150656A1
公开(公告)日：2009-06-11
申请号：US11791145
申请日：2006-11-03
申请人： Jaume Abella , Xavier Vera , Antonio Gonzalez
发明人： Jaume Abella , Xavier Vera , Antonio Gonzalez
IPC分类号： G06F9/30
CPC分类号： G11C7/04
摘要： Methods and apparatus to reduce aging effect on registers are described. In one embodiment, a select value is stored in a register that is unused, for example, to reduce the effects of negative bias temperature instability (NBTI) or oxide degradation on the register. Other embodiments are also described.
摘要翻译： 描述了减少对寄存器的老化影响的方法和装置。 在一个实施例中，选择值存储在未使用的寄存器中，例如以减少负偏压温度不稳定性（NBTI）或寄存器中的氧化物劣化的影响。 还描述了其它实施例。
-
公开(公告)号：US20090150649A1
公开(公告)日：2009-06-11
申请号：US11953444
申请日：2007-12-10
IPC分类号： G06F9/30
CPC分类号： G11C8/04 , G06F9/30112 , G06F9/3012 , G06F9/30141 , G06F9/384
摘要： An apparatus for storing X-bit digitized data, the register file comprising: a plurality of registers each register configured for storing X bits, wherein each register is partitioned into Y sub-registers such that each sub-register stores at least X/Y bits, and wherein at least one extra X/Y-bit sub-register is incorporated in each register to provide redundancy in the number of sub-registers for a total of at least Y+1 sub-registers per register, so that if a first sub-register in a first register includes faulty bits, data destined for storage in the first sub-register is stored in a second sub-register, in the first register, that does not include faulty bits.
摘要翻译： 一种用于存储X位数字化数据的装置，所述寄存器文件包括：多个寄存器，每个寄存器被配置用于存储X位，其中每个寄存器被划分为Y个子寄存器，使得每个子寄存器至少存储X / Y位 ，并且其中在每个寄存器中并入至少一个额外的X / Y位子寄存器，以为每个寄存器总共至少Y + 1个子寄存器提供子寄存器数量的冗余，使得如果第一 第一寄存器中的子寄存器包括有故障位，第一子寄存器中存储的数据存储在第一寄存器中，不包括错误位。
-
公开(公告)号：US20090113240A1
公开(公告)日：2009-04-30
申请号：US12224762
申请日：2006-03-31
申请人： Xavier Vera , Oguz Ergin , Osman Unsal , Jaume Abella , Antonio Gonzalez
发明人： Xavier Vera , Oguz Ergin , Osman Unsal , Jaume Abella , Antonio Gonzalez
CPC分类号： G06F11/008 , G06F11/1497
摘要： In one embodiment, the present invention includes a method for determining a vulnerability level for an instruction executed in a processor, and re-executing the instruction if the vulnerability level is above a threshold. The vulnerability level may correspond to a soft error likelihood for the instruction while the instruction is in the processor. Other embodiments are described and claimed.
摘要翻译： 在一个实施例中，本发明包括一种用于确定在处理器中执行的指令的漏洞级别的方法，以及如果漏洞级别高于阈值则重新执行该指令。 漏洞级别可能对应于指令在处理器中时指令的软错误可能性。 描述和要求保护其他实施例。
-
公开(公告)号：US10020037B2
公开(公告)日：2018-07-10
申请号：US11953444
申请日：2007-12-10
CPC分类号： G11C8/04 , G06F9/30112 , G06F9/3012 , G06F9/30141 , G06F9/384
摘要： An apparatus for storing X-bit digitized data, the register file comprising: a plurality of registers each register configured for storing X bits, wherein each register is partitioned into Y sub-registers such that each sub-register stores at least X/Y bits, and wherein at least one extra X/Y-bit sub-register is incorporated in each register to provide redundancy in the number of sub-registers for a total of at least Y+1 sub-registers per register, so that if a first sub-register in a first register includes faulty bits, data destined for storage in the first sub-register is stored in a second sub-register, in the first register, that does not include faulty bits.
-
公开(公告)号：US08578137B2
公开(公告)日：2013-11-05
申请号：US11791145
申请日：2006-11-03
申请人： Jaume Abella , Xavier Vera , Antonio Gonzalez
发明人： Jaume Abella , Xavier Vera , Antonio Gonzalez
IPC分类号： G06F12/00
CPC分类号： G11C7/04
摘要： Methods and apparatus to reduce aging effect on registers are described. In one embodiment, a select value is stored in a register that is unused, for example, to reduce the effects of negative bias temperature instability (NBTI) or oxide degradation on the register. Other embodiments are also described.
摘要翻译： 描述了减少对寄存器的老化影响的方法和装置。 在一个实施例中，选择值存储在未使用的寄存器中，例如以减少负偏压温度不稳定性（NBTI）或寄存器中的氧化物劣化的影响。 还描述了其它实施例。
-
公开(公告)号：US08074110B2
公开(公告)日：2011-12-06
申请号：US12224108
申请日：2006-02-28
申请人： Xavier Vera , Osman Unsal , Oguz Ergin , Jaume Abella , Antonio González
发明人： Xavier Vera , Osman Unsal , Oguz Ergin , Jaume Abella , Antonio González
IPC分类号： G06F11/00
CPC分类号： G06F1/206 , G06F9/5061 , G06F9/5094 , G06F11/202 , Y02D10/22
摘要： In one embodiment, the present invention includes a method for identifying available cores of a many-core processor, allocating a first subset of the cores to an enabled state and a second subset of the cores to a spare state, and storing information regarding the allocation in a storage. The allocation of cores to the enables state may be based on a temperature-aware algorithm, in certain embodiments. Other embodiments are described and claimed.
摘要翻译： 在一个实施例中，本发明包括一种用于识别多核处理器的可用核心的方法，将核心的第一子集分配给启用状态，将核心的第二子集分配到备用状态，以及存储关于分配的信息 在一个存储。 在某些实施例中，将核分配到启用状态可以基于温度感知算法。 描述和要求保护其他实施例。
-
公开(公告)号：US08069376B2
公开(公告)日：2011-11-29
申请号：US12469605
申请日：2009-05-20
IPC分类号： G06F11/00
CPC分类号： G06F9/30145 , G06F9/3861 , G06F11/2236
摘要： Methods and apparatuses for on-line testing for decode logic are presented. In one embodiment, a processor comprises translation logic to decode an instruction to micro-operations and extraction logic to determine first information about numbers of occurrences of fields in the micro-operations. In one embodiment, the processor further comprises verification logic to indicate whether the decoding results of the instruction are accurate based at least on the first information.
摘要翻译： 介绍了用于解码逻辑的在线测试的方法和设备。 在一个实施例中，处理器包括翻译逻辑以将指令解码为微操作和提取逻辑，以确定关于微操作中字段出现次数的第一信息。 在一个实施例中，处理器还包括验证逻辑，以至少基于第一信息来指示指令的解码结果是否准确。
-
公开(公告)号：US20100299507A1
公开(公告)日：2010-11-25
申请号：US12469605
申请日：2009-05-20
IPC分类号： G06F11/263 , G06F9/30 , G06F9/38
CPC分类号： G06F9/30145 , G06F9/3861 , G06F11/2236
摘要： Methods and apparatuses for on-line testing for decode logic are presented. In one embodiment, a processor comprises translation logic to decode an instruction to micro-operations and extraction logic to determine first information about numbers of occurrences of fields in the micro-operations. In one embodiment, the processor further comprises verification logic to indicate whether the decoding results of the instruction are accurate based at least on the first information.
摘要翻译： 介绍了用于解码逻辑的在线测试的方法和设备。 在一个实施例中，处理器包括翻译逻辑以将指令解码为微操作和提取逻辑，以确定关于微操作中字段出现次数的第一信息。 在一个实施例中，处理器还包括验证逻辑，以至少基于第一信息来指示指令的解码结果是否准确。
-
-
-
-
-
-
-
-
-
搜索结果
35 条记录 (耗时 0.014 秒)
