公开(公告)号：US08530972B2

公开(公告)日：2013-09-10

申请号：US12717281

申请日：2010-03-04

申请人： Jay P. John ,  Thuy B. Dao

发明人： Jay P. John ,  Thuy B. Dao

IPC分类号： H01L29/66

CPC分类号： H01L29/78

摘要： A method is provided for making a semiconductor device, which comprises (a) providing a semiconductor structure comprising a top gate (228) and a bottom gate (240); (b) creating first (251), second and third (252) openings in the semiconductor structure, wherein the first opening exposes a portion of the bottom gate; (c) filling the first, second and third openings with a conductive material, thereby forming source (258) and drain (260) regions in the second and third openings and a conductive region (253) in the first opening; and (d) forming an electrical contact (278) to the conductive region.

摘要翻译： 提供一种用于制造半导体器件的方法，其包括（a）提供包括顶栅（228）和底栅（240）的半导体结构; （b）在所述半导体结构中形成第一（251），第二和第三（252）开口，其中所述第一开口暴露所述底栅的一部分; （c）用导电材料填充第一，第二和第三开口，从而在第二和第三开口中形成源极（258）和漏极（260）区域，并在第一开口中形成导电区域（253）; 和（d）向导电区形成电接触（278）。

公开(公告)号：US07821103B2

公开(公告)日：2010-10-26

申请号：US12207127

申请日：2008-09-09

申请人： Chun-Li Liu ,  Olin K. Hartin ,  Jay P. John ,  Vishal P. Trivedi ,  James A. Kirchgessner

发明人： Chun-Li Liu ,  Olin K. Hartin ,  Jay P. John ,  Vishal P. Trivedi ,  James A. Kirchgessner

IPC分类号： H01L29/93

CPC分类号： H01L29/66174 ,  H01L29/93

摘要： An improved varactor diode (40) is obtained by providing a substrate (41) having a first surface (43), in which are formed a P+ region (53, 46) proximate the first surface (43), a first N region (54, 45) located beneath the P+ region (53, 46), an N well region (56, 44) located beneath the first N region (54, 45) and a first P counter-doped region (55) located between the first N region (54, 45) and the N well region (56, 44), thereby forming an P+NPN structure for the varactor diode. In some embodiments, a second P-type counter-doped region (59) is provided within the N-well region (56, 44) so as to reduce the N doping concentration within the N well region (56, 44) but without creating a further PN junction therein. The net doping profile (52) provides varactor diodes (40) having a larger tuning ratio than varactors (20) without such counter-doped regions. By interchanging N and P regions an N+PNP varactor is obtained.

摘要翻译： 通过提供一种具有第一表面（43）的衬底（41），其中在第一表面（43）附近形成有P +区域（53,46），第一N区域（54） ，45），位于所述P +区（53,46）下方的N阱区（56,44）和位于所述第一N区（54,45）之下的第一P反掺杂区（55） 区域（54,45）和N阱区域（56,44），从而形成用于变容二极管的P + NPN结构。 在一些实施例中，第二P型反掺杂区域（59）设置在N阱区域（56,44）内，以便减小N阱区域（56,44）内的N掺杂浓度，但是不产生 其中一个PN结。 净掺杂分布（52）提供具有比可变电抗器（20）更大的调谐比率的变容二极管（40），而不具有这样的反掺杂区域。 通过交换N和P区域，获得N + PNP变容二极管。

公开(公告)号：US07704838B2

公开(公告)日：2010-04-27

申请号：US11510401

申请日：2006-08-25

申请人： Jay P. John ,  Thuy B. Dao

发明人： Jay P. John ,  Thuy B. Dao

IPC分类号： H01L21/336

CPC分类号： H01L29/78648 ,  H01L29/66772

摘要： A method is provided for making a semiconductor device, which comprises (a) providing a semiconductor structure comprising a top gate (228) and a bottom gate (240); (b) creating first, second and third openings in the semiconductor structure, wherein the first opening exposes a portion of the bottom gate; (c) filling the first, second and third openings with a conductive material, thereby forming source (258) and drain (260) regions in the second and third openings and a conductive region (253) in the first opening; and (d) forming an electrical contact (278) to the conductive region.

摘要翻译： 提供一种用于制造半导体器件的方法，其包括（a）提供包括顶栅（228）和底栅（240）的半导体结构; （b）在所述半导体结构中形成第一，第二和第三开口，其中所述第一开口暴露所述底栅的一部分; （c）用导电材料填充第一，第二和第三开口，从而在第二和第三开口中形成源极（258）和漏极（260）区域，并在第一开口中形成导电区域（253）; 和（d）向导电区形成电接触（278）。

公开(公告)号：US20100013051A1

公开(公告)日：2010-01-21

申请号：US12566569

申请日：2009-09-24

申请人： Jay P. John ,  James A. Kirchgessner ,  Matthew W. Menner

发明人： Jay P. John ,  James A. Kirchgessner ,  Matthew W. Menner

IPC分类号： H01L29/73 ,  H01L21/331

CPC分类号： H01L29/732 ,  H01L29/0804 ,  H01L29/66272

摘要： A semiconductor component is formed using the following processes: (a) forming a first dielectric layer over the semiconductor substrate; (b) forming a base electrode for the bipolar transistor over the dielectric layer; (c) forming an oxide nitride structure over the base electrode; (d) forming a first spacer adjacent to the oxide nitride structure and the base electrode; (e) removing a top layer of the oxide nitride structure; (f) removing a first portion of the dielectric layer; (g) forming an epitaxial layer over the semiconductor substrate; (h) forming a second spacer over the epitaxial layer; and (i) forming an emitter electrode over the epitaxial layer and adjacent to the second spacer.

摘要翻译： 使用以下工艺形成半导体部件：（a）在半导体衬底上形成第一电介质层; （b）在介电层上形成用于双极晶体管的基极; （c）在所述基极上形成氧化氮化物结构; （d）形成与所述氧化物氮化物结构和所述基极相邻的第一间隔物; （e）去除氧化氮化物结构的顶层; （f）去除电介质层的第一部分; （g）在所述半导体衬底上形成外延层; （h）在所述外延层上形成第二间隔物; 和（i）在所述外延层上形成并邻近所述第二间隔物的发射极。

公开(公告)号：US07442616B2

公开(公告)日：2008-10-28

申请号：US11454654

申请日：2006-06-15

申请人： Jay P. John ,  James A. Kirchgessner ,  Matthew W. Menner

发明人： Jay P. John ,  James A. Kirchgessner ,  Matthew W. Menner

IPC分类号： H01L21/8222 ,  H01L29/70

CPC分类号： H01L29/732 ,  H01L29/66242 ,  H01L29/66272 ,  H01L29/7371

摘要： A bipolar transistor (100) is manufactured using the following processes: (a) forming a base electrode layer (129) as a portion of a base electrode over a semiconductor substrate (110); (b) forming a first portion of an emitter electrode (154) over the base electrode layer; (c) forming a mask layer (280) over a first portion of the base electrode layer, a portion of the first portion of the emitter electrode and a portion of the semiconductor substrate; and (d) implanting a dopant into a second portion of the base electrode layer after forming the emitter electrode after forming the mask layer.

摘要翻译： 使用以下工艺制造双极晶体管（100）：（a）在半导体衬底（110）上形成作为基底电极的一部分的基极电极层（129）; （b）在所述基极电极层上形成发射电极（154）的第一部分; （c）在基极电极层的第一部分上形成掩模层（280），发射电极的第一部分的一部分和半导体衬底的一部分; 以及（d）在形成掩模层之后形成发射极之后，将掺杂剂注入基极电极层的第二部分。

公开(公告)号：US09105678B2

公开(公告)日：2015-08-11

申请号：US14157308

申请日：2014-01-16

申请人： Jay P. John ,  James A. Kirchgessner ,  Vishal P. Trivedi

发明人： Jay P. John ,  James A. Kirchgessner ,  Vishal P. Trivedi

IPC分类号： H01L29/737 ,  H01L29/08 ,  H01L29/10 ,  H01L29/165 ,  H01L29/45 ,  H01L29/66 ,  H01L29/732 ,  H01L29/06

CPC分类号： H01L29/7371 ,  H01L29/0649 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/165 ,  H01L29/456 ,  H01L29/66242 ,  H01L29/66272 ,  H01L29/732

摘要： High frequency performance of (e.g., silicon) bipolar devices is improved by reducing the extrinsic base resistance Rbx. An emitter, an intrinsic base, and a collector are formed in a semiconductor body. An emitter contact has a region that overlaps a portion of an extrinsic base contact. A sidewall is formed in the extrinsic base contact proximate a lateral edge of the overlap region of the emitter contact. The sidewall is amorphized during or after formation so that when the emitter contact and the extrinsic base contact are, e.g., silicided, some of the metal atoms forming the silicide penetrate into the sidewall so that part of the highly conductive silicided extrinsic base contact extends under the edge of the overlap region of the emitter contact closer to the intrinsic base, thereby reducing Rbx. Smaller Rbx provides transistors with higher fMAX.

摘要翻译： （例如硅）双极器件的高频性能通过降低外部基极电阻Rbx来改善。 在半导体本体中形成发射极，本征基极和集电极。 发射极触点具有与外部基极触点的一部分重叠的区域。 靠近发射极触点的重叠区域的侧边缘的外部基极触点形成侧壁。 在形成期间或之后，侧壁非晶化，使得当发射极接触和外部基极接触例如被硅化时，形成硅化物的一些金属原子渗透到侧壁中，使得部分高度导电的硅化物外部基极接触在 发射极的重叠区域的边缘更靠近本征基极，从而减少Rbx。 较小的Rbx提供具有更高fMAX的晶体管。

公开(公告)号：US09099445B2

公开(公告)日：2015-08-04

申请号：US14016931

申请日：2013-09-03

申请人： Vishal P. Trivedi ,  Jay P. John

发明人： Vishal P. Trivedi ,  Jay P. John

IPC分类号： H01L23/48 ,  H01L21/768 ,  H01L23/522 ,  H01L23/532

CPC分类号： H01L23/481 ,  H01L21/7682 ,  H01L23/5222 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00012 ,  H01L2924/00

摘要： A process of forming an electronic device can include providing a first interconnect over a substrate having a primary surface, depositing a first insulating layer over the first interconnect, and patterning the first insulating layer to define an opening extending towards the first interconnect. The process can also include depositing a second insulating layer over the first insulating layer to seal the opening and form a cavity within the first opening, and forming a second interconnect over the first and second insulating layers. The cavity can be disposed between the first interconnect and the second interconnect. In another aspect, an electronic device can include a first interconnect, a first insulating layer defining a cavity, and a second interconnect. The cavity can be disposed between the first interconnect and the second interconnect, and a via may not be exposed within the cavity.

摘要翻译： 形成电子器件的过程可以包括在具有主表面的衬底上提供第一互连，在第一互连上沉积第一绝缘层，以及图案化第一绝缘层以限定向第一互连延伸的开口。 该方法还可以包括在第一绝缘层上沉积第二绝缘层以密封开口并在第一开口内形成空腔，以及在第一绝缘层和第二绝缘层上形成第二互连。 空腔可以设置在第一互连和第二互连之间。 在另一方面，电子设备可以包括第一互连，限定腔的第一绝缘层和第二互连。 空腔可以设置在第一互连和第二互连之间，并且通孔可以不暴露在空腔内。

公开(公告)号：US08664698B2

公开(公告)日：2014-03-04

申请号：US13023942

申请日：2011-02-09

申请人： Jay P. John ,  James A. Kirchgessner ,  Vishal P. Trivedi

发明人： Jay P. John ,  James A. Kirchgessner ,  Vishal P. Trivedi

IPC分类号： H01L29/737

CPC分类号： H01L29/7371 ,  H01L29/0649 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/165 ,  H01L29/456 ,  H01L29/66242 ,  H01L29/66272 ,  H01L29/732

摘要： High frequency performance of (e.g., silicon) bipolar devices is improved by reducing the extrinsic base resistance Rbx. An emitter, intrinsic base and collector are formed in a semiconductor body. An emitter contact has a region that overlaps a portion of an extrinsic base contact. A sidewall is formed in the extrinsic base contact proximate a lateral edge of the overlap region of the emitter contact. The sidewall is amorphized during or after formation so that when the emitter contact and the extrinsic base contact are, e.g., silicided, some of the metal atoms forming the silicide penetrate into the sidewall so that part of the highly conductive silicided extrinsic base contact extends under the edge of the overlap region of the emitter contact closer to the intrinsic base, thereby reducing Rbx. Smaller Rbx provides transistors with higher fMAX.

摘要翻译： （例如硅）双极器件的高频性能通过降低外部基极电阻Rbx来改善。 发射极，本征基极和集电极形成在半导体本体中。 发射极触点具有与外部基极触点的一部分重叠的区域。 靠近发射极触点的重叠区域的侧边缘的外部基极触点形成侧壁。 在形成期间或之后，侧壁非晶化，使得当发射极接触和外部基极接触例如被硅化时，形成硅化物的一些金属原子渗透到侧壁中，使得部分高度导电的硅化物外部基极接触在 发射极的重叠区域的边缘更靠近本征基极，从而减少Rbx。 较小的Rbx提供具有更高fMAX的晶体管。

公开(公告)号：US20120199881A1

公开(公告)日：2012-08-09

申请号：US13023942

申请日：2011-02-09

申请人： Jay P. John ,  James A. Kirchgessner ,  Vishal P. Trivedi

发明人： Jay P. John ,  James A. Kirchgessner ,  Vishal P. Trivedi

IPC分类号： H01L29/737 ,  H01L21/331

CPC分类号： H01L29/7371 ,  H01L29/0649 ,  H01L29/0821 ,  H01L29/1004 ,  H01L29/165 ,  H01L29/456 ,  H01L29/66242 ,  H01L29/66272 ,  H01L29/732

摘要： High frequency performance of (e.g., silicon) bipolar devices (100) is improved by reducing the extrinsic base resistance Rbx. Emitter (160), intrinsic base (161, 163) and collector (190) are formed in a semiconductor body (115). An emitter contact (154) has a region (1541) that overlaps a portion (1293, 1293′) of an extrinsic base contact (129). A sidewall (1294) is formed in the extrinsic base contact (129) proximate a lateral edge (1543) of the overlap region (1541) of the emitter contact (154). The sidewall (1294) is amorphized during or after formation so that when the emitter contact (154) and the extrinsic base contact (129) are, e.g., silicided, some of the metal atoms forming the silicide penetrate into the sidewall (1294) so that part (183) of the highly conductive silicided extrinsic base contact (182, 183) extends under the edge (1543) of the overlap region (1541) of the emitter contact (154) closer to the intrinsic base (161, 163), thereby reducing Rbx. Smaller Rbx provides transistors with higher fMAX.

摘要翻译： （例如，硅）双极器件（100）的高频性能通过降低外部基极电阻Rbx来改善。 发射极（160），本征基极（161,163）和集电极（190）形成在半导体本体（115）中。 发射极触点（154）具有与外部基极触点（129）的一部分（1293,1293'）重叠的区域（1541）。 靠近发射极触点（154）的重叠区域（1541）的侧边缘（1543）的外部基极触点（129）中形成侧壁（1294）。 在形成期间或之后，侧壁（1294）是非晶化的，使得当发射极接触（154）和非本征基极接触（例如）被硅化时，形成硅化物的一些金属原子渗透到侧壁（1294）中 高导电性硅化物外部基极触点（182,183）的部分（183）在发射极触点（154）的重叠区域（1541）的靠近本征基极（161,163）的边缘（1543）的下方延伸， 从而减少Rbx。 较小的Rbx提供具有更高fMAX的晶体管。

公开(公告)号：US08084786B2

公开(公告)日：2011-12-27

申请号：US12846385

申请日：2010-07-29

申请人： Jay P. John ,  James A. Kirchgessner ,  Vishal P. Trivedi

发明人： Jay P. John ,  James A. Kirchgessner ,  Vishal P. Trivedi

IPC分类号： H01L29/737

CPC分类号： H01L29/7322 ,  H01L29/66272

摘要： High frequency performance of (e.g., silicon) bipolar devices is improved by reducing the extrinsic base resistance Rbx. Emitter, base and collector regions are formed in or on a semiconductor substrate. The emitter contact has a portion that overhangs a portion of the extrinsic base contact, thereby forming a cave-like cavity between the overhanging portion of the emitter contact and the underlying regions of the extrinsic base contact. When the emitter contact and the extrinsic base contact are silicided, some of the metal atoms forming the silicide penetrate into the cavity so that the highly conductive silicided extrinsic base contact extends under the edge of the emitter contact closer to the base itself, thereby reducing Rbx. Smaller Rbx provides transistors with higher fMAX.

摘要翻译： （例如硅）双极器件的高频性能通过降低外部基极电阻Rbx来改善。 发射极，基极和集电极区域形成在半导体衬底中或半导体衬底上。 发射极触点具有突出于外部基极触点的一部分的部分，从而在发射极触点的突出部分和外部基极触点的下部区域之间形成洞穴状空腔。 当发射极接触和非本征基极接触被硅化时，形成硅化物的一些金属原子渗透到空腔中，使得高导电硅化物外基极接触在发射极接触的边缘下方延伸到靠近基体本身，从而减少Rbx 。 较小的Rbx提供具有更高fMAX的晶体管。