公开(公告)号：US09117967B2

公开(公告)日：2015-08-25

申请号：US14241047

申请日：2012-08-29

申请人： Fumiharu Teramae ,  Koichi Naniwae ,  Tsukasa Kitano ,  Toshiyuki Kondo ,  Atsushi Suzuki ,  Midori Mori

发明人： Fumiharu Teramae ,  Koichi Naniwae ,  Tsukasa Kitano ,  Toshiyuki Kondo ,  Atsushi Suzuki ,  Midori Mori

IPC分类号： H01L21/00 ,  H01L31/18 ,  C03C15/00 ,  C03C17/36 ,  H01L31/0236

CPC分类号： H01L31/1884 ,  C03C15/00 ,  C03C17/36 ,  C03C17/3678 ,  C03C2218/34 ,  H01L31/02366 ,  Y02E10/50

摘要： [Problem] A problem is to provide a method of manufacturing a glass substrate with a concave-convex film using dry etching capable of giving a fine concave-convex structure precisely by dry etching, a glass substrate with a concave-convex structure, a solar cell, and a method of manufacturing a solar cell.[Means to Solve the Problem] In order to give a concave-convex structure to a glass substrate made of a plurality of oxides placed in different vapor pressures during dry etching, a subject film forming step and a concave-convex structure forming step are provided. The subject film forming step forms a subject film made of a single material on a flat surface of the glass substrate. The concave-convex structure forming step forms a periodic concave-convex structure in a surface of the subject film by dry etching. As a result, a fine concave-convex structure is formed precisely by dry etching.

摘要翻译： 问题在于提供一种使用能够通过干蚀刻精确地赋予微细凹凸结构的干法蚀刻的凹凸膜的制造方法，具有凹凸结构的玻璃基板，太阳能 电池，以及太阳能电池的制造方法。 解决问题的手段为了在干法蚀刻期间对由放置在不同蒸气压中的多种氧化物制成的玻璃基板赋予凹凸结构，提供目标成膜步骤和凹凸结构形成步骤 。 本发明的膜形成步骤在玻璃基板的平坦表面上形成由单一材料制成的被膜。 凹凸结构形成工序通过干式蚀刻在本体膜的表面形成周期性凹凸结构。 结果，通过干蚀刻精确地形成精细的凹凸结构。

公开(公告)号：US20130126907A1

公开(公告)日：2013-05-23

申请号：US13704963

申请日：2011-11-25

申请人： Tsukasa Kitano ,  Koichi Naniwae ,  Masayoshi Koike ,  Fumiharu Teramae ,  Toshiyuki Kondo ,  Atsushi Suzuki ,  Tomohiko Maeda ,  Midori Mori

发明人： Tsukasa Kitano ,  Koichi Naniwae ,  Masayoshi Koike ,  Fumiharu Teramae ,  Toshiyuki Kondo ,  Atsushi Suzuki ,  Tomohiko Maeda ,  Midori Mori

IPC分类号： H01L29/16 ,  H01L21/02

CPC分类号： H01L29/1608 ,  H01L21/02107 ,  H01L21/02378 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02603 ,  H01L21/02631 ,  H01L21/02639 ,  H01L33/007 ,  H01L33/12 ,  H01L33/20 ,  H01L33/32

摘要： [Problem] To provide a group III nitride semiconductor device and a method for manufacturing the same in which dislocation density in a semiconductor layer can be precisely reduced.[Solution] In manufacturing a group III nitride semiconductor device 1, a mask layer 40 is formed on a substrate 20, followed by selectively growing nanocolumns 50 made of a group III nitride semiconductor through a pattern 44 of the mask layer 40 in order to grow a group III nitride semiconductor layer 10 on the mask layer 40.

摘要翻译： [问题]提供可以精确地减少半导体层中的位错密度的III族氮化物半导体器件及其制造方法。 [解决方案]在制造III族氮化物半导体器件1中，在衬底20上形成掩模层40，然后通过掩模层40的图案44选择性地生长由III族氮化物半导体制成的纳米柱50，以生长 掩模层40上的III族氮化物半导体层10。

公开(公告)号：US20070003183A1

公开(公告)日：2007-01-04

申请号：US10569454

申请日：2004-08-30

申请人： Kazuhiro Shiba ,  Koichi Naniwae ,  Shinya Sudo ,  Koji Kudo

发明人： Kazuhiro Shiba ,  Koichi Naniwae ,  Shinya Sudo ,  Koji Kudo

IPC分类号： G02B6/12

CPC分类号： G02B6/122 ,  G02B6/125 ,  G02B6/131 ,  G02B6/2813

摘要： Input ports (103a, 103b) formed from fundamental mode waveguides are provided at one end of a multimode waveguide (104). Further, an output port (105) formed from a fundamental mode waveguide is provided at the other end of the multimode waveguide (104). The multimode waveguide (104) has a width wider than those of the input ports (103a, 103b) and the output port (105), and provides modes including multimode to the waveguide. The multimode waveguide (104) is embedded with a buried layer (200). Both of the end faces of the multimode waveguide (104) are made to be planes equivalent to a (100) plane or planes inclined from these planes. In a case of inclined planes, the planes are made to be planes inclined to a direction that the waveguide region spreads toward a stacked direction of the semiconductor layers.

摘要翻译： 在多模波导（104）的一端设置由基波导波导形成的输入端口（103a，103b）。 此外，在多模波导（104）的另一端设置由基波导波导形成的输出端口（105）。 多模波导（104）的宽度大于输入端口（103a，103b）和输出端口（105）的宽度，并且提供包括多模式到波导的模式。 多模波导（104）嵌入有埋层（200）。 多模波导（104）的两个端面被制成与（100）平面相等的平面或从这些平面倾斜的平面。 在倾斜平面的情况下，将这些平面制成为使波导区域向半导体层的堆叠方向扩展的方向倾斜的面。

公开(公告)号：US09142619B2

公开(公告)日：2015-09-22

申请号：US13704963

申请日：2011-11-25

申请人： Tsukasa Kitano ,  Koichi Naniwae ,  Masayoshi Koike ,  Fumiharu Teramae ,  Toshiyuki Kondo ,  Atsushi Suzuki ,  Tomohiko Maeda ,  Midori Mori

发明人： Tsukasa Kitano ,  Koichi Naniwae ,  Masayoshi Koike ,  Fumiharu Teramae ,  Toshiyuki Kondo ,  Atsushi Suzuki ,  Tomohiko Maeda ,  Midori Mori

IPC分类号： H01L29/16 ,  H01L21/02 ,  H01L33/00 ,  H01L33/20 ,  H01L33/32

CPC分类号： H01L29/1608 ,  H01L21/02107 ,  H01L21/02378 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/02603 ,  H01L21/02631 ,  H01L21/02639 ,  H01L33/007 ,  H01L33/12 ,  H01L33/20 ,  H01L33/32

摘要： [Problem] To provide a group III nitride semiconductor device and a method for manufacturing the same in which dislocation density in a semiconductor layer can be precisely reduced.[Solution] In manufacturing a group III nitride semiconductor device 1, a mask layer 40 is formed on a substrate 20, followed by selectively growing nanocolumns 50 made of a group III nitride semiconductor through a pattern 44 of the mask layer 40 in order to grow a group III nitride semiconductor layer 10 on the mask layer 40.

摘要翻译： [问题]提供可以精确地减少半导体层中的位错密度的III族氮化物半导体器件及其制造方法。 [解决方案]在制造III族氮化物半导体器件1中，在衬底20上形成掩模层40，然后通过掩模层40的图案44选择性地生长由III族氮化物半导体制成的纳米柱50，以生长 掩模层40上的III族氮化物半导体层10。

公开(公告)号：US07454111B2

公开(公告)日：2008-11-18

申请号：US10569454

申请日：2004-08-30

申请人： Kazuhiro Shiba ,  Koichi Naniwae ,  Shinya Sudo ,  Koji Kudo

发明人： Kazuhiro Shiba ,  Koichi Naniwae ,  Shinya Sudo ,  Koji Kudo

IPC分类号： G02B6/10 ,  G02B6/12 ,  G02B6/26

CPC分类号： G02B6/122 ,  G02B6/125 ,  G02B6/131 ,  G02B6/2813

摘要： Input ports (103a, 103b) formed from fundamental mode waveguides are provided at one end of a multimode waveguide (104). Further, an output port (105) formed from a fundamental mode waveguide is provided at the other end of the multimode waveguide (104). The multimode waveguide (104) has a width wider than those of the input ports (103a, 103b) and the output port (105), and provides modes including multimode to the waveguide. The multimode waveguide (104) is embedded with a buried layer (200). Both of the end faces of the multimode waveguide (104) are made to be planes equivalent to a (100) plane or planes inclined from these planes. In a case of inclined planes, the planes are made to be planes inclined to a direction that the waveguide region spreads toward a stacked direction of the semiconductor layers.

摘要翻译： 在多模波导（104）的一端设置由基波导波导形成的输入端口（103a，103b）。 此外，在多模波导（104）的另一端设置由基波导波导形成的输出端口（105）。 多模波导（104）的宽度大于输入端口（103a，103b）和输出端口（105）的宽度，并且提供包括多模的波导的模式。 多模波导（104）嵌入有埋层（200）。 多模波导（104）的两个端面被制成与（100）平面相等的平面或从这些平面倾斜的平面。 在倾斜平面的情况下，将这些平面制成为使波导区域向半导体层的堆叠方向扩展的方向倾斜的面。

公开(公告)号：US5773850A

公开(公告)日：1998-06-30

申请号：US852283

申请日：1997-05-07

申请人： Koichi Naniwae

发明人： Koichi Naniwae

IPC分类号： H01L33/12 ,  H01L33/28 ,  H01S5/00 ,  H01L29/267

CPC分类号： H01L33/0087

摘要： After the removal of a native oxide layer on a surface of an InP substrate, a ZnCdSe buffer layer is grown, and a ZnSeTe layer as a II-VI compound semiconductor layer containing Te is formed on the ZnCdSe buffer layer. This permits the ZnSeTe layer to grow two-dimensionally from directly after the start of growing such that its crystal quality is considerably improved. In this manner, a semiconductor device is attained which has above the InP substrate the II-VI compound semiconductor layer containing Te, which has such a high quality as to permit the semiconductor device to be used as a light emitting device.

摘要翻译： 在去除InP衬底的表面上的自然氧化物层之后，生长ZnCdSe缓冲层，并且在ZnCdSe缓冲层上形成含有Te的II-VI化合物半导体层的ZnSeTe层。 这允许ZnSeTe层在生长开始之后直接从二维生长，使得其晶体质量显着提高。 以这种方式，获得了在InP衬底上方含有含有Te的II-VI化合物半导体层的半导体器件，其具有使半导体器件能够用作发光器件的高质量。

公开(公告)号：US20100252914A1

公开(公告)日：2010-10-07

申请号：US12819619

申请日：2010-06-21

申请人： Koichi NANIWAE

发明人： Koichi NANIWAE

IPC分类号： H01L29/30

CPC分类号： H01L21/02046 ,  C30B33/00 ,  H01L21/02392 ,  H01L21/02461 ,  H01L21/02543 ,  H01L21/0262 ,  H01L21/02661

摘要： In a crystal growth reactor, a source material having an etching action and a crystal growth source material are simultaneously supplied to a semiconductor wafer surface, so that residual impurities can be eliminated in an efficient manner by balancing etching rate and crystal growth rate.

摘要翻译： 在晶体生长反应器中，具有蚀刻作用的源材料和晶体生长源材料同时供给到半导体晶片表面，从而通过平衡蚀刻速率和晶体生长速率可以有效地消除残留杂质。

公开(公告)号：US06681064B2

公开(公告)日：2004-01-20

申请号：US10131224

申请日：2002-04-25

申请人： Koichi Naniwae

发明人： Koichi Naniwae

IPC分类号： G02B628

CPC分类号： G02B6/12007 ,  G02B6/12004 ,  G02B6/42 ,  G02B2006/12061 ,  G02B2006/12078 ,  G02B2006/12121

摘要： All of a plurality of visible semiconductor light emitting devices, optical waveguides coupled to these visible semiconductor light emitting devices, and a mutiplexer for multiplexing lights from the optical waveguides to prepare multi-wavelength or white light are integrally provided on a single substrate. By virtue of the above construction, a multi-wavelength semiconductor light source can be realized which can reduce the trouble of regulating the optical axis of the optical waveguides and the multiplexer and can contribute to a reduction in cost and a reduction in size.

摘要翻译： 多个可见半导体发光器件，耦合到这些可见半导体发光器件的光波导和用于复用来自光波导的光以制备多波长或白光的多路复用器一体地设置在单个基板上。 通过上述结构，可以实现多波长半导体光源，其可以减少调节光波导和多路复用器的光轴的麻烦，并且可以有助于降低成本和减小尺寸。

公开(公告)号：US06178190B1

公开(公告)日：2001-01-23

申请号：US09127781

申请日：1998-08-03

申请人： Koichi Naniwae ,  Hiroshi Iwata

发明人： Koichi Naniwae ,  Hiroshi Iwata

IPC分类号： H01L2922

CPC分类号： H01L33/28 ,  H01S5/0218 ,  H01S5/327

摘要： A semiconductor light emitting device has a stacked structure including an n-type clad layer, an active layer, and a p-type clad layer on an InP substrate. The p-type clad layer is made from an MgZnSeTe-based compound semiconductor lattice-matched with InP. The n-type clad layer is made from a compound semiconductor lattice-matched with InP and selected from an MgZnSeTe-based compound semiconductor, an MgZnCdSe-based compound semiconductor, and an MgCdSSe-based compound semiconductor.

摘要翻译： 半导体发光器件具有在InP衬底上包括n型覆盖层，有源层和p型覆盖层的堆叠结构。 p型覆层由与InP晶格匹配的MgZnSeTe基化合物半导体制成。 n型覆盖层由与InP晶格匹配的化合物半导体制成，选自MgZnSeTe系化合物半导体，MgZnCdSe系化合物半导体和MgCdSSe系化合物半导体。

公开(公告)号：US6072202A

公开(公告)日：2000-06-06

申请号：US936272

申请日：1997-09-24

申请人： Koichi Naniwae

发明人： Koichi Naniwae

IPC分类号： H01L29/26 ,  H01L21/203 ,  H01L21/36 ,  H01L21/363 ,  H01L21/365 ,  H01L33/00 ,  H01L33/06 ,  H01L33/28 ,  H01L33/30 ,  H01S5/00 ,  H01S5/347

CPC分类号： H01L21/02395 ,  H01L21/02461 ,  H01L21/02463 ,  H01L21/02477 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/02557 ,  H01L21/0256 ,  H01L33/0087

摘要： A layer structure for a II-VI compound semiconductor device is formed on a GaAs substrate of III-V compound, wherein lattice mismatching is prevented by a first layer interposed between the GaAs substrate and a II-VI compound semiconductor active layer and made of III-V compound semiconductor including In element as a constituent element thereof. The thickness of the first layer is less than the critical thickness allowing coherent growth. Alternatively, the III-V compound of the first layer has a lattice constant substantially equal to the lattice constant of the GaAs substrate. The first layer may be a superlattice layer.

摘要翻译： 在III-V族化合物的GaAs衬底上形成用于II-VI化合物半导体器件的层结构，其中通过介于GaAs衬底和II-VI化合物半导体活性层之间的第一层来防止晶格失配，并由III -V化合物半导体，其包括In元素作为其构成元素。 第一层的厚度小于允许相干生长的临界厚度。 或者，第一层的III-V化合物具有基本上等于GaAs衬底的晶格常数的晶格常数。 第一层可以是超晶格层。