公开(公告)号：US20080280404A1

公开(公告)日：2008-11-13

申请号：US11746759

申请日：2007-05-10

申请人： Michael Chudzik ,  Bruce B. Doris ,  William K. Henson ,  Hongwen Yan ,  Ying Zhang

发明人： Michael Chudzik ,  Bruce B. Doris ,  William K. Henson ,  Hongwen Yan ,  Ying Zhang

IPC分类号： H01L21/28 ,  H01L21/02 ,  H01L21/311

CPC分类号： H01L29/045 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/28097 ,  H01L21/31138 ,  H01L21/32137 ,  H01L21/32139 ,  H01L21/823842 ,  H01L21/823857 ,  H01L21/84

摘要： A method for forming a microelectronic structure uses a mask layer located over a target layer. The target layer may be etched while using the mask layer as an etch mask to form an end tapered target layer from the target layer. An additional target layer may be formed over the end tapered target layer and masked with an additional mask layer. The additional target layer may be etched to form a patterned additional target layer separated from the end tapered target layer and absent an additional target layer residue adjacent the end tapered target layer. The method is useful for fabricating CMOS structures including nFET and pFET gate electrodes comprising different NFET and pFET gate electrode materials.

摘要翻译： 形成微电子结构的方法使用位于目标层上的掩模层。 可以使用掩模层作为蚀刻掩模来蚀刻目标层，以从目标层形成端部锥形目标层。 可以在端部锥形目标层上形成另外的目标层，并用附加掩模层掩模。 可以蚀刻附加目标层以形成与端部锥形目标层分离的图案化附加目标层，并且不存在与端部锥形目标层相邻的附加靶层残余物。 该方法对于制造包括nFET和pFET栅电极的CMOS结构是有用的，其包括不同的NFET和pFET栅电极材料。

公开(公告)号：US20070161198A1

公开(公告)日：2007-07-12

申请号：US11306670

申请日：2006-01-06

申请人： Michael Chudzik ,  Paul Kirsch

发明人： Michael Chudzik ,  Paul Kirsch

IPC分类号： H01L21/336

CPC分类号： H01L29/66181 ,  H01L27/10867

摘要： A trench device and method for fabricating same are provided. The trench device has a collar with a first portion that is doped and a second portion that is undoped. Fabrication of the partially doped collar can be done by deposition of a doped insulator in the trench, removal of a portion of the doped deposition, deposition of an undoped insulator in the trench and removal of a portion of the doped and undoped insulators.

摘要翻译： 提供了一种沟槽器件及其制造方法。 沟槽装置具有带有第一部分的套环，该第一部分被掺杂，而第二部分是未掺杂的。 部分掺杂的环的制造可以通过在沟槽中沉积掺杂的绝缘体，去除掺杂沉积的一部分，在沟槽中沉积未掺杂的绝缘体以及去除掺杂和未掺杂的绝缘体的一部分来完成。

公开(公告)号：US20070128859A1

公开(公告)日：2007-06-07

申请号：US11164684

申请日：2005-12-01

申请人： Michael Chudzik ,  Joseph Shepard

发明人： Michael Chudzik ,  Joseph Shepard

IPC分类号： H01L21/4763 ,  H01L21/44 ,  C23C16/00

CPC分类号： G03F7/168 ,  G03F7/0035

摘要： A stepper is combined with hardware that deposits a layer of material in the course of forming an integrated circuit, thus performing the deposition, patterning and cleaning without exposing the wafer to a transfer between tools and combining the function of three tools in a composite tool. The pattern-defining material is removed by the application of UV light through the mask of the stepper, thereby eliminating the bake and development steps of the prior art method. Similarly, a flood exposure of UV eliminates the cleaning steps of the prior art method.

摘要翻译： 步进机与在形成集成电路的过程中沉积材料层的硬件结合在一起，从而执行沉积，图案化和清洁，而不会将晶片暴露于工具之间的转移并结合复合工具中的三种工具的功能。 通过施加UV光通过步进器的掩模去除图案限定材料，从而消除现有技术方法的烘烤和显影步骤。 类似地，UV的泛滥暴露消除了现有技术方法的清洁步骤。

公开(公告)号：US20070173008A1

公开(公告)日：2007-07-26

申请号：US11336727

申请日：2006-01-20

申请人： Michael Chudzik ,  Bruce Doris ,  Supratik Guha ,  Rajarao Jammy ,  Vijay Narayanan ,  Vamsi Paruchuri ,  Yun Wang ,  Keith Wong

发明人： Michael Chudzik ,  Bruce Doris ,  Supratik Guha ,  Rajarao Jammy ,  Vijay Narayanan ,  Vamsi Paruchuri ,  Yun Wang ,  Keith Wong

IPC分类号： H01L21/8238

CPC分类号： H01L29/517 ,  H01L21/28088 ,  H01L21/823828 ,  H01L21/823857 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

摘要： Semiconductor structures, such as, for example, field effect transistors (FETs) and/or metal-oxide-semiconductor capacitor (MOSCAPs), are provided in which the workfunction of a conductive electrode stack is changed by introducing metal impurities into a metal-containing material layer which, together with a conductive electrode, is present in the electrode stack. The choice of metal impurities depends on whether the electrode is to have an n-type workfunction or a p-type workfunction. The present invention also provides a method of fabricating such semiconductor structures. The introduction of metal impurities can be achieved by codeposition of a layer containing both a metal-containing material and workfunction altering metal impurities, forming a stack in which a layer of metal impurities is present between layers of a metal-containing material, or by forming a material layer including the metal impurities above and/or below a metal-containing material and then heating the structure so that the metal impurities are introduced into the metal-containing material.

摘要翻译： 提供半导体结构，例如场效应晶体管（FET）和/或金属氧化物半导体电容器（MOSCAP），其中通过将金属杂质引入到含金属的物质中来改变导电电极堆叠的功函数 材料层与导电电极一起存在于电极堆叠中。 金属杂质的选择取决于电极是否具有n型功函数或p型功函数。 本发明还提供一种制造这种半导体结构的方法。 金属杂质的引入可以通过共沉积含有金属的材料和改变金属杂质的功函数的层来形成，形成其中金属杂质层存在于含金属材料的层之间的叠层，或通过形成 包括在含金属材料上方和/或下面的金属杂质的材料层，然后加热该结构，使得金属杂质被引入到含金属的材料中。

公开(公告)号：US20070111430A1

公开(公告)日：2007-05-17

申请号：US11619251

申请日：2007-01-03

申请人： Michael CHUDZIK ,  Louis HSU ,  Joseph SHEPARD ,  William TONTI

发明人： Michael CHUDZIK ,  Louis HSU ,  Joseph SHEPARD ,  William TONTI

IPC分类号： H01L21/8242 ,  H01L29/94

CPC分类号： H01L28/91 ,  H01L23/5223 ,  H01L23/5227 ,  H01L28/87 ,  H01L2924/0002 ,  H01L2924/00

摘要： A structure, apparatus and method for utilizing vertically interdigitated electrodes serves to increase the capacitor area surface while maintaining a minimal horizontal foot print. Since capacitance is proportional to the surface area the structure enables continual use of current dielectric materials such as Si3N4 at current thicknesses. In a second embodiment of the interdigitated MIMCAP structure the electrodes are formed in a spiral fashion which serves to increase the physical strength of the MIMCAP. Also included is a spiral shaped capacitor electrode which lends itself to modular design by offering a wide range of discrete capacitive values easily specified by the circuit designer.

摘要翻译： 用于利用垂直交错电极的结构，装置和方法用于增加电容器面积，同时保持最小的水平脚印。 由于电容与表面积成比例，因此该结构能够连续使用当前厚度的当前介电材料，例如Si 3 N 4。 在叉指MIMCAP结构的第二实施例中，电极以螺旋方式形成，其用于增加MIMCAP的物理强度。 还包括螺旋形电容器电极，其通过提供电路设计者容易指定的宽范围的离散电容值来适应模块化设计。

公开(公告)号：US07091118B1

公开(公告)日：2006-08-15

申请号：US10988532

申请日：2004-11-16

申请人： James Pan ,  John Pellerin ,  Linda R. Black ,  Michael Chudzik ,  Rajarao Jammy

发明人： James Pan ,  John Pellerin ,  Linda R. Black ,  Michael Chudzik ,  Rajarao Jammy

IPC分类号： H01L21/3205 ,  H01L21/338

CPC分类号： H01L29/7833 ,  H01L21/28052 ,  H01L29/66545 ,  H01L29/66583

摘要： A semiconductor device with a replacement metal gate and the process for making the same removes a dummy gate from a semiconductor device. Within the recess left by the dummy gate is a silicon layer on a gate dielectric layer. A replacement metal is deposited on the thin silicon layer and then reacted with the silicon layer to form a metal-rich silicon layer on the gate dielectric layer.

摘要翻译： 具有替换金属栅极的半导体器件及其制造方法从半导体器件中去除虚拟栅极。 在虚拟栅极留下的凹槽内是栅介质层上的硅层。 替代金属沉积在薄硅层上，然后与硅层反应，以在栅极介电层上形成富含金属的硅层。

公开(公告)号：US20050266652A1

公开(公告)日：2005-12-01

申请号：US10709768

申请日：2004-05-27

申请人： Michael Chudzik ,  Louis Hsu ,  Joseph Shepard ,  William Tonti

发明人： Michael Chudzik ,  Louis Hsu ,  Joseph Shepard ,  William Tonti

IPC分类号： H01L21/02 ,  H01L21/8242 ,  H01L23/522

CPC分类号： H01L28/91 ,  H01L23/5223 ,  H01L23/5227 ,  H01L28/87 ,  H01L2924/0002 ,  H01L2924/00

摘要： A structure, apparatus and method for utilizing vertically interdigitated electrodes serves to increase the capacitor area surface while maintaining a minimal horizontal foot print. Since capacitance is proportional to the surface area the structure enables continual use of current dielectric materials such as Si3N4 at current thicknesses. In a second embodiment of the interdigitated MIMCAP structure the electrodes are formed in a spiral fashion which serves to increase the physical strength of the MIMCAP. Also included is a spiral shaped capacitor electrode which lends itself to modular design by offering a wide range of discrete capacitive values easily specified by the circuit designer.

摘要翻译： 用于利用垂直交错电极的结构，装置和方法用于增加电容器面积，同时保持最小的水平脚印。 由于电容与表面积成比例，因此该结构能够连续使用当前厚度的当前介电材料，例如Si 3 N 4。 在叉指MIMCAP结构的第二实施例中，电极以螺旋方式形成，其用于增加MIMCAP的物理强度。 还包括螺旋形电容器电极，其通过提供电路设计者容易指定的宽范围的离散电容值来适应模块化设计。

公开(公告)号：US20070138563A1

公开(公告)日：2007-06-21

申请号：US11303715

申请日：2005-12-16

申请人： Alessandro Callegari ,  Michael Chudzik ,  Bruce Doris ,  Vijay Narayanan ,  Vamsi Paruchuri ,  Michelle Steen

发明人： Alessandro Callegari ,  Michael Chudzik ,  Bruce Doris ,  Vijay Narayanan ,  Vamsi Paruchuri ,  Michelle Steen

IPC分类号： H01L29/78 ,  H01L21/8238

CPC分类号： H01L21/823842

摘要： A semiconductor structure including at least one n-type field effect transistor (nFET) and at least one p-type field effect transistor (pFET) that both include a metal gate having nFET behavior and pFET behavior, respectively, without including an upper polysilicon gate electrode is provided. The present invention also provides a method of fabricating such a semiconductor structure.

摘要翻译： 包括至少一个n型场效应晶体管（nFET）和至少一个p型场效应晶体管（pFET）的半导体结构，其分别包括具有nFET行为的金属栅极和pFET行为，而不包括上多晶硅栅极 提供电极。 本发明还提供一种制造这种半导体结构的方法。

公开(公告)号：US20050118764A1

公开(公告)日：2005-06-02

申请号：US10724483

申请日：2003-11-28

申请人： Anthony Chou ,  Michael Chudzik ,  Toshiharu Furukawa ,  Oleg Gluschenkov ,  Paul Kirsch ,  Byoung Lee ,  Katsunori Onishi ,  Heemyoung Park ,  Kristen Scheer ,  Akihisa Sekiguchi

发明人： Anthony Chou ,  Michael Chudzik ,  Toshiharu Furukawa ,  Oleg Gluschenkov ,  Paul Kirsch ,  Byoung Lee ,  Katsunori Onishi ,  Heemyoung Park ,  Kristen Scheer ,  Akihisa Sekiguchi

IPC分类号： H01L21/8234 ,  H01L21/8238 ,  H01L21/00 ,  H01L21/3205 ,  H01L21/336 ,  H01L21/84

CPC分类号： H01L21/823462 ,  H01L21/823857

摘要： Gate oxides having different thicknesses are formed on a semiconductor substrate by forming a first gate oxide on the top surface of the substrate, forming a sacrificial hard mask over a selected area of the first gate oxide; and then forming a second gate oxide. A first poly layer may be formed on the first gate oxide, under the hard mask. After the hard mask is removed, a second poly layer may be formed over the second gate oxide and over the first poly layer. This enables the use of high-k dielectric materials, and the first gate oxide can be thinner than the second gate oxide.

摘要翻译： 通过在衬底的顶表面上形成第一栅极氧化物，在半导体衬底上形成具有不同厚度的栅极氧化物，在第一栅极氧化物的选定区域上形成牺牲性硬掩模; 然后形成第二栅极氧化物。 可以在硬掩模下的第一栅极氧化物上形成第一多晶硅层。 在去除硬掩模之后，可以在第二栅极氧化物之上和第一多晶硅层上形成第二多晶硅层。 这使得能够使用高k电介质材料，并且第一栅极氧化物可以比第二栅极氧化物薄。

公开(公告)号：US06451662B1

公开(公告)日：2002-09-17

申请号：US09970635

申请日：2001-10-04

申请人： Michael Chudzik ,  Oleg Gluschenkov ,  Raj Jammy ,  Uwe Schroeder ,  Helmut Tews

发明人： Michael Chudzik ,  Oleg Gluschenkov ,  Raj Jammy ,  Uwe Schroeder ,  Helmut Tews

IPC分类号： H01L2120

CPC分类号： H01L27/10861 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02247 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/02326 ,  H01L21/02332 ,  H01L21/02337 ,  H01L21/0234 ,  H01L21/31662 ,  H01L21/32105

摘要： An improved capacitor is formed by a process where an improved node dielectric layer is formed with an improved dielectric constant by performing an Free Radical Enhanced Rapid Thermal Oxidation (FRE RTO) step during formation of the node dielectric layer. Use of an FRE RTO step instead of the conventional furnace oxidation step produces a cleaner oxide with a higher dielectric constant and higher capacitance. Other specific embodiments of the invention include improved node dielectric layer by one or more additional nitridation steps, done by either Remote Plasma Nitridation (RPN), Rapid Thermal Nitridation (RTN), Decoupled Plasma Nitridation (DPN) or other nitridation method; selective oxidation; use of a metal layer rather than a SiN layer as the dielectric base; and selective oxidation of the metal layer.

摘要翻译： 通过在形成节点介质层期间通过执行自由基增强快速热氧化（FRE RTO）步骤而改进的介电常数形成改进的节点电介质层的工艺形成改进的电容器。 使用FRE RTO步骤代替常规炉氧化步骤产生具有更高介电常数和较高电容的清洁氧化物。 本发明的其它具体实施方案包括通过远程等离子体氮化（RPN），快速热氮化（RTN），去耦等离子体氮化（DPN）或其它氮化方法进行的一个或多个另外的氮化步骤改进的节点电介质层; 选择性氧化; 使用金属层而不是SiN层作为电介质基底; 和金属层的选择性氧化。