公开(公告)号：US09368716B2

公开(公告)日：2016-06-14

申请号：US12363886

申请日：2009-02-02

申请人： Shiqun Gu ,  Seung H. Kang ,  Xiaochun Zhu

发明人： Shiqun Gu ,  Seung H. Kang ,  Xiaochun Zhu

IPC分类号： H01L27/22 ,  H01L43/12 ,  H01L29/82 ,  H01L27/24 ,  H01L43/08

CPC分类号： H01L43/12 ,  H01L27/222 ,  H01L27/228 ,  H01L27/24 ,  H01L29/82 ,  H01L43/08

摘要： A magnetic tunnel junction storage element for a spin transfer torque magnetoresistive random access memory (STT-MRAM) bit cell includes a bottom electrode layer, a pinned layer adjacent to the bottom electrode layer, a dielectric layer encapsulating a portion of the bottom electrode layer and the pinned layer, the dielectric layer including sidewalls that define a hole adjacent to a portion of the pinned layer, a tunneling barrier adjacent to the pinned layer, a free layer adjacent to the tunneling barrier, and a top electrode adjacent to the free layer, wherein a width of the bottom electrode layer and/or the pinned barrier in a first direction is greater than a width of a contact area between the pinned layer and the tunneling barrier in the first direction. Also a method of forming an STT-MRAM bit cell.

摘要翻译： 用于自旋传递转矩磁阻随机存取存储器（STT-MRAM）位单元的磁性隧道结存储元件包括底部电极层，与底部电极层相邻的被钉扎层，封装底部电极层的一部分的电介质层和 被钉扎层，介电层包括限定与被钉扎层的一部分相邻的孔的侧壁，与被钉扎层相邻的隧道势垒，邻近隧道势垒的自由层和与自由层相邻的顶部电极， 其中所述底电极层和/或所述被钉扎的屏障在第一方向上的宽度大于所述被钉扎层和所述隧道势垒之间在所述第一方向上的接触面积的宽度。 也是形成STT-MRAM位单元的方法。

公开(公告)号：US08502373B2

公开(公告)日：2013-08-06

申请号：US12115076

申请日：2008-05-05

申请人： Kenneth Kaskoun ,  Shiqun Gu ,  Matthew Nowak

发明人： Kenneth Kaskoun ,  Shiqun Gu ,  Matthew Nowak

IPC分类号： H01L23/34

CPC分类号： H01L25/0657 ,  H01L23/3677 ,  H01L23/3732 ,  H01L23/3735 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06589 ,  H01L2924/01019

摘要： By filling an air gap between tiers of a stacked IC device with a thermally conductive material, heat generated at one or more locations within one of the tiers can be laterally displaced. The lateral displacement of the heat can be along the full length of the tier and the thermal material can be electrically insulating. Through silicon-vias (TSVs) can be constructed at certain locations to assist in heat dissipation away from thermally troubled locations.

摘要翻译： 通过在层叠的IC器件的层之间填充导热材料，在一个层内的一个或多个位置处产生的热可以横向移位。 热的横向位移可以沿着层的整个长度，并且热材料可以是电绝缘的。 通过硅通孔（TSV）可以在某些位置构建，以帮助散热的位置。

公开(公告)号：US20120061804A1

公开(公告)日：2012-03-15

申请号：US13298884

申请日：2011-11-17

申请人： Kenneth Kaskoun ,  Shiqun Gu ,  Matthew Nowak

发明人： Kenneth Kaskoun ,  Shiqun Gu ,  Matthew Nowak

IPC分类号： H01L25/065 ,  H01L21/98

CPC分类号： H01L23/481 ,  H01L21/76898 ,  H01L23/60 ,  H01L24/06 ,  H01L24/16 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01093 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05552

摘要： An electrostatic discharge (ESD) protection device is fabricated in a vertical space between active layers of stacked semiconductor dies thereby utilizing space that would otherwise be used only for communication purposes. The vertical surface area of the through silicon vias (TSVs) is used for absorbing large voltages resulting from ESD events. In one embodiment, an ESD diode is created in a vertical TSV between active layers of the semiconductor dies of a stacked device. This ESD diode can be shared by circuitry on both semiconductor dies of the stack thereby saving space and reducing die area required by ESD protection circuitry.

摘要翻译： 在堆叠的半导体管芯的有源层之间的垂直空间中制造静电放电（ESD）保护装置，从而利用否则将仅用于通信目的的空间。 通过硅通孔（TSV）的垂直表面积用于吸收由ESD事件引起的大电压。 在一个实施例中，在层叠器件的半导体管芯的有源层之间的垂直TSV中产生ESD二极管。 该ESD二极管可以由堆叠的两个半导体管芯上的电路共享，从而节省了ESD保护电路所需的空间和减小管芯面积。

公开(公告)号：US08125040B2

公开(公告)日：2012-02-28

申请号：US12405461

申请日：2009-03-17

申请人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Matthew Nowak

发明人： Seung H. Kang ,  Xia Li ,  Shiqun Gu ,  Matthew Nowak

IPC分类号： H01L29/82

CPC分类号： H01L43/08 ,  G11C11/161 ,  H01L43/12

摘要： A method for forming a magnetic tunnel junction (MTJ) for magnetic random access memory (MRAM) using two masks includes depositing over an interlevel dielectric layer containing an exposed first interconnect metallization, a first electrode, a fixed magnetization layer, a tunneling barrier layer, a free magnetization layer and a second electrode. An MTJ structure including the tunnel barrier layer, free layer and second electrode is defined above the first interconnect metallization by a first mask. A first passivation layer encapsulates the MTJ structure, leaving the second electrode exposed. A third electrode is deposited in contact with the second electrode. A second mask is used to pattern a larger structure including the third electrode, the first passivation layer, the fixed magnetization layer and the first electrode. A second dielectric passivation layer covers the etched plurality of layers, the first interlevel dielectric layer and the first interconnect metallization.

摘要翻译： 使用两个掩模形成用于磁性随机存取存储器（MRAM）的磁性隧道结（MTJ）的方法包括在包含暴露的第一互连金属化的层间介质层上沉积，第一电极，固定磁化层，隧道势垒层， 自由磁化层和第二电极。 包括隧道势垒层，自由层和第二电极的MTJ结构通过第一掩模限定在第一互连金属化之上。 第一钝化层封装MTJ结构，留下第二电极。 沉积与第二电极接触的第三电极。 使用第二掩模来图案化包括第三电极，第一钝化层，固定磁化层和第一电极的较大结构。 第二电介质钝化层覆盖被蚀刻的多个层，第一层间介质层和第一互连金属化层。

公开(公告)号：US20120001297A1

公开(公告)日：2012-01-05

申请号：US13231084

申请日：2011-09-13

申请人： Jonghae Kim ,  Shiqun Gu ,  Brian Matthew Henderson ,  Thomas R. Toms ,  Matthew Nowak

发明人： Jonghae Kim ,  Shiqun Gu ,  Brian Matthew Henderson ,  Thomas R. Toms ,  Matthew Nowak

IPC分类号： H01L27/06

CPC分类号： H01L27/0617 ,  H01L23/481 ,  H01L23/5223 ,  H01L23/5227 ,  H01L27/0688 ,  H01L28/10 ,  H01L28/40 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor die includes a semiconductive substrate layer with first and second sides, a metal layer adjacent the second side of the semiconductive substrate layer, one or more active devices in an active layer on the first side of the semiconductive substrate layer; and a passive device in the metal layer in electrical communication with the active layer. The passive device can electrically couple to the active layer with through silicon vias (TSVs).

摘要翻译： 半导体管芯包括具有第一和第二侧面的半导体衬底层，与半导体衬底层的第二侧相邻的金属层，在半导体衬底层的第一侧上的有源层中的一个或多个有源器件; 以及与有源层电连通的金属层中的无源器件。 无源器件可以通过硅通孔（TSV）电耦合到有源层。

公开(公告)号：US20110320751A1

公开(公告)日：2011-12-29

申请号：US12823370

申请日：2010-06-25

申请人： Feng Wang ,  Shiqun Gu ,  Matthew Michael Nowak

发明人： Feng Wang ,  Shiqun Gu ,  Matthew Michael Nowak

IPC分类号： G06F12/06

CPC分类号： G06F13/1652 ,  G06F13/1684 ,  Y02D10/14

摘要： In a particular embodiment, a dynamic interleaving system changes the number of interleaving channels of a multi-channel memory based on a detected level of bandwidth requests from a plurality of master ports to a plurality of slave ports. At a low level of bandwidth requests, the number of interleaving channels is reduced.

摘要翻译： 在特定实施例中，动态交织系统基于从多个主端口到多个从端口的检测到的带宽请求的级别来改变多信道存储器的交织信道的数量。 在低等级的带宽请求下，减少了交织信道的数量。

公开(公告)号：US08080862B2

公开(公告)日：2011-12-20

申请号：US12206914

申请日：2008-09-09

申请人： Kenneth Kaskoun ,  Shiqun Gu ,  Matthew Nowak

发明人： Kenneth Kaskoun ,  Shiqun Gu ,  Matthew Nowak

IPC分类号： H01L23/58

CPC分类号： H01L23/481 ,  H01L21/76898 ,  H01L23/60 ,  H01L24/06 ,  H01L24/16 ,  H01L25/0657 ,  H01L25/50 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/13025 ,  H01L2224/13099 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2225/06513 ,  H01L2225/06527 ,  H01L2225/06541 ,  H01L2924/00014 ,  H01L2924/0002 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01027 ,  H01L2924/01033 ,  H01L2924/01093 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/00 ,  H01L2224/05552

摘要： An electrostatic discharge (ESD) protection device is fabricated in a vertical space between active layers of stacked semiconductor dies thereby utilizing space that would otherwise be used only for communication purposes. The vertical surface area of the through silicon vias (TSVs) is used for absorbing large voltages resulting from ESD events. In one embodiment, an ESD diode is created in a vertical TSV between active layers of the semiconductor dies of a stacked device. This ESD diode can be shared by circuitry on both semiconductor dies of the stack thereby saving space and reducing die area required by ESD protection circuitry.

摘要翻译： 在堆叠的半导体管芯的有源层之间的垂直空间中制造静电放电（ESD）保护装置，从而利用否则将仅用于通信目的的空间。 通过硅通孔（TSV）的垂直表面积用于吸收由ESD事件引起的大电压。 在一个实施例中，在层叠器件的半导体管芯的有源层之间的垂直TSV中产生ESD二极管。 该ESD二极管可以由堆叠的两个半导体管芯上的电路共享，从而节省了ESD保护电路所需的空间和减小管芯面积。

公开(公告)号：US08076768B2

公开(公告)日：2011-12-13

申请号：US12938396

申请日：2010-11-03

申请人： Kenneth Kaskoun ,  Shiqun Gu ,  Bart Swinnen

发明人： Kenneth Kaskoun ,  Shiqun Gu ,  Bart Swinnen

IPC分类号： H01L23/02

CPC分类号： H01L21/76898 ,  H01L23/481 ,  H01L2224/06181 ,  H01L2924/0002 ,  H01L2924/00

摘要： A multi-tiered IC device contains a first die including a substrate with a first and second set of vias. The first set of vias extends from one side of the substrate, and the second set of vias extend from an opposite side of the substrate. Both sets of vias are coupled together. The first set of vias are physically smaller than the second set of vias. A second die having a set of interconnects is stacked relative to the first die in which the interconnects couple to the first set of vias.

摘要翻译： 多层IC器件包含第一裸片，其包括具有第一组和第二组通孔的衬底。 第一组通孔从衬底的一侧延伸，并且第二组通孔从衬底的相对侧延伸。 两组通孔耦合在一起。 第一组通孔在物理上小于第二组通孔。 具有一组互连件的第二管芯相对于第一管芯堆叠，其中互连件耦合到第一组通孔。

公开(公告)号：US20110204517A1

公开(公告)日：2011-08-25

申请号：US12710399

申请日：2010-02-23

申请人： Shiqun Gu ,  Yiming Li ,  Steve J. Bezuk

发明人： Shiqun Gu ,  Yiming Li ,  Steve J. Bezuk

IPC分类号： H01L23/48 ,  H01L21/768 ,  H01L21/50

CPC分类号： H01L23/481 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/12044 ,  H01L2924/00

摘要： A semiconductor die includes a via within a substrate material of the semiconductor die. The via includes a first conductive material having a first Coefficient of Thermal Expansion (CTE) and a second conductive material between the first conductive material and the substrate material of the semiconductor die. The second conductive material has a second CTE between the first CTE and a CTE of the substrate material of the semiconductor die. The first conductive material can be copper. The second conductive material can be tungsten and/or nickel. The substrate material can be silicon.

摘要翻译： 半导体管芯包括在半导体管芯的衬底材料内的通孔。 通孔包括具有第一热膨胀系数（CTE）的第一导电材料和位于第一导电材料和半导体管芯的衬底材料之间的第二导电材料。 第二导电材料在第一CTE和半导体管芯的衬底材料的CTE之间具有第二CTE。 第一导电材料可以是铜。 第二导电材料可以是钨和/或镍。 衬底材料可以是硅。

公开(公告)号：US07985620B2

公开(公告)日：2011-07-26

申请号：US12822000

申请日：2010-06-23

申请人： Kenneth Kaskoun ,  Shiqun Gu ,  Bart Swinnen

发明人： Kenneth Kaskoun ,  Shiqun Gu ,  Bart Swinnen

IPC分类号： H01L21/00 ,  H01L23/34

CPC分类号： H01L21/76898 ,  H01L23/481 ,  H01L2224/06181 ,  H01L2924/0002 ,  H01L2924/00

摘要： A multi-tiered IC device contains a first die including a substrate with a first and second set of vias. The first set of vias extends from one side of the substrate, and the second set of vias extend from an opposite side of the substrate. Both sets of vias are coupled together. The first set of vias are physically smaller than the second set of vias. The first set of vias are produced prior to circuitry on the die, and the second set of vias are produced after circuitry on the die. A second die having a set of interconnects is stacked relative to the first die in which the interconnects couple to the first set of vias.

摘要翻译： 多层IC器件包含第一裸片，其包括具有第一组和第二组通孔的衬底。 第一组通孔从衬底的一侧延伸，并且第二组通孔从衬底的相对侧延伸。 两组通孔耦合在一起。 第一组通孔在物理上小于第二组通孔。 第一组通孔在芯片上的电路之前产生，并且第二组通孔在芯片上的电路之后产生。 具有一组互连件的第二管芯相对于第一管芯堆叠，其中互连件耦合到第一组通孔。