公开(公告)号：US08828745B2

公开(公告)日：2014-09-09

申请号：US13176790

申请日：2011-07-06

申请人： Wei-Che Tsao ,  Chia-Lin Hsu ,  Jen-Chieh Lin ,  Teng-Chun Tsai ,  Hsin-Kuo Hsu ,  Ya-Hsueh Hsieh ,  Ren-Peng Huang ,  Chih-Hsien Chen ,  Wen-Chin Lin ,  Yung-Lun Hsieh

发明人： Wei-Che Tsao ,  Chia-Lin Hsu ,  Jen-Chieh Lin ,  Teng-Chun Tsai ,  Hsin-Kuo Hsu ,  Ya-Hsueh Hsieh ,  Ren-Peng Huang ,  Chih-Hsien Chen ,  Wen-Chin Lin ,  Yung-Lun Hsieh

IPC分类号： H01L21/66 ,  H01L21/306 ,  H01L21/304 ,  H01L21/768 ,  H01L21/3105 ,  H01L21/321

CPC分类号： H01L21/31053 ,  H01L21/3212 ,  H01L21/76898 ,  H01L22/12 ,  H01L22/26 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for manufacturing TSVs, wherein the method comprises several steps as follows: A stack structure having a substrate and an ILD layer (inter layer dielectric layer) is provided, in which an opening penetrating through the ILD layer and further extending into the substrate is formed. After an insulator layer and a metal barrier layer are formed on the stack structure and the sidewalls of the opening, a top metal layer is then formed on the stack structure to fulfill the opening. A first planarization process stopping on the barrier layer is conducted to remove a portion of the top metal layer. A second planarization process stopping on the ILD layer is subsequently conducted to remove a portion of the metal barrier layer, a portion of the insulator layer and a portion of the top metal layer, wherein the second planarization process has a polishing endpoint determined by a light interferometry or a motor current.

摘要翻译： 一种制造TSV的方法，其中该方法包括以下几个步骤：提供具有基板和ILD层（层间电介质层）的堆叠结构，其中穿透ILD层并进一步延伸到基板中的开口是 形成。 在堆叠结构和开口的侧壁上形成绝缘体层和金属阻挡层之后，在堆叠结构上形成顶部金属层以实现开口。 进行停止在阻挡层上的第一平面化处理以去除顶部金属层的一部分。 随后进行停止在ILD层上的第二平坦化处理以去除金属阻挡层的一部分，绝缘体层的一部分和顶部金属层的一部分，其中第二平坦化工艺具有由光线确定的抛光终点 干涉测量或电机电流。

公开(公告)号：US08367553B2

公开(公告)日：2013-02-05

申请号：US12962055

申请日：2010-12-07

申请人： Wei-Che Tsao ,  Wen-Chin Lin

发明人： Wei-Che Tsao ,  Wen-Chin Lin

IPC分类号： H01L21/306

CPC分类号： H01L21/76898 ,  H01L21/7684

摘要： A method for manufacturing TSVs comprises following steps: A stack structure having a substrate, an ILD layer and a dielectric stop layer is provided, in which an opening penetrating through the ILD layer and the dialectic stop layer and further extending into the substrate is formed. After an insulator layer and a metal barrier are formed on the stack structure, a top metal layer is formed on the stack structure to fulfill the opening. A first planarization process stopping on the metal barrier is conducted, wherein the first planarization process has a polishing rate for removing the metal barrier less than that for removing the top metal layer. A second planarization process stopping on the dielectric stop layer is conducted, wherein the second planarization process has a polishing rate for removing the insulator layer greater than that for removing the dielectric stop layer. The dielectric stop layer is than removed.

摘要翻译： 制造TSV的方法包括以下步骤：提供具有基板，ILD层和电介质停止层的堆叠结构，其中形成穿透ILD层和辩证阻止层并进一步延伸到基板中的开口。 在堆叠结构上形成绝缘体层和金属屏障之后，在堆叠结构上形成顶部金属层以实现开口。 进行停止在金属屏障上的第一平面化处理，其中第一平面化工艺具有除去金属屏障的抛光速率小于除去顶部金属层的抛光速率。 进行停止在电介质停止层上的第二平坦化工艺，其中第二平坦化工艺具有用于除去绝缘体层的抛光速率大于去除电介质停止层的抛光速率。 电介质停止层除去。

公开(公告)号：US20130011938A1

公开(公告)日：2013-01-10

申请号：US13176790

申请日：2011-07-06

申请人： Wei-Che TSAO ,  Chia-Lin Hsu ,  Jen-Chieh Lin ,  Teng-Chun Tsai ,  Hsin-Kuo Hsu ,  Ya-Hsueh Hsieh ,  Ren-Peng Huang ,  Chih-Hsien Chen ,  Wen-Chin Lin ,  Yung-Lun Hsieh

发明人： Wei-Che TSAO ,  Chia-Lin Hsu ,  Jen-Chieh Lin ,  Teng-Chun Tsai ,  Hsin-Kuo Hsu ,  Ya-Hsueh Hsieh ,  Ren-Peng Huang ,  Chih-Hsien Chen ,  Wen-Chin Lin ,  Yung-Lun Hsieh

IPC分类号： H01L21/66 ,  H01L21/306 ,  H01L21/304

CPC分类号： H01L21/31053 ,  H01L21/3212 ,  H01L21/76898 ,  H01L22/12 ,  H01L22/26 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for manufacturing TSVs, wherein the method comprises several steps as follows: A stack structure having a substrate and an ILD layer (inter layer dielectric layer) is provided, in which an opening penetrating through the ILD layer and further extending into the substrate is formed. After an insulator layer and a metal barrier layer are formed on the stack structure and the sidewalls of the opening, a top metal layer is then formed on the stack structure to fulfill the opening. A first planarization process stopping on the barrier layer is conducted to remove a portion of the top metal layer. A second planarization process stopping on the ILD layer is subsequently conducted to remove a portion of the metal barrier layer, a portion of the insulator layer and a portion of the top metal layer, wherein the second planarization process has a polishing endpoint determined by a light interferometry or a motor current.

摘要翻译： 一种制造TSV的方法，其中该方法包括以下几个步骤：提供具有基板和ILD层（层间电介质层）的堆叠结构，其中穿透ILD层并进一步延伸到基板中的开口是 形成。 在堆叠结构和开口的侧壁上形成绝缘体层和金属阻挡层之后，在堆叠结构上形成顶部金属层以实现开口。 进行停止在阻挡层上的第一平面化处理以去除顶部金属层的一部分。 随后进行停止在ILD层上的第二平坦化处理以去除金属阻挡层的一部分，绝缘体层的一部分和顶部金属层的一部分，其中第二平坦化工艺具有由光线确定的抛光终点 干涉测量或电机电流。

公开(公告)号：US20120142190A1

公开(公告)日：2012-06-07

申请号：US12962055

申请日：2010-12-07

申请人： Wei-Che TSAO ,  Wen-Chin Lin

发明人： Wei-Che TSAO ,  Wen-Chin Lin

IPC分类号： H01L21/306

CPC分类号： H01L21/76898 ,  H01L21/7684

摘要： A method for manufacturing TSVs comprises following steps: A stack structure having a substrate, an ILD layer and a dielectric stop layer is provided, in which an opening penetrating through the ILD layer and the dialectic stop layer and further extending into the substrate is formed. After an insulator layer and a metal barrier are formed on the stack structure, a top metal layer is formed on the stack structure to fulfill the opening. A first planarization process stopping on the metal barrier is conducted, wherein the first planarization process has a polishing rate for removing the metal barrier less than that for removing the top metal layer. A second planarization process stopping on the dielectric stop layer is conducted, wherein the second planarization process has a polishing rate for removing the insulator layer greater than that for removing the dielectric stop layer. The dielectric stop layer is than removed.

摘要翻译： 制造TSV的方法包括以下步骤：提供具有基板，ILD层和电介质停止层的堆叠结构，其中形成穿透ILD层和辩证阻止层并进一步延伸到基板中的开口。 在堆叠结构上形成绝缘体层和金属屏障之后，在堆叠结构上形成顶部金属层以实现开口。 进行停止在金属屏障上的第一平面化处理，其中第一平面化工艺具有除去金属屏障的抛光速率小于除去顶部金属层的抛光速率。 进行停止在电介质停止层上的第二平坦化工艺，其中第二平坦化工艺具有用于除去绝缘体层的抛光速率大于去除电介质停止层的抛光速率。 电介质停止层除去。

公开(公告)号：US20120048296A1

公开(公告)日：2012-03-01

申请号：US12868726

申请日：2010-08-26

申请人： Wen-Chin Lin ,  Kai-Chun Yang ,  Jen-Chieh Lin ,  Jeng-Yu Fang ,  Chia-Lin Hsu ,  Teng-Chun Tsai ,  Wei-Che Tsao

发明人： Wen-Chin Lin ,  Kai-Chun Yang ,  Jen-Chieh Lin ,  Jeng-Yu Fang ,  Chia-Lin Hsu ,  Teng-Chun Tsai ,  Wei-Che Tsao

IPC分类号： B08B7/00 ,  B08B3/00

CPC分类号： C11D11/0047 ,  C11D11/0064 ,  H01L21/02074

摘要： A cleaning method for a wafer is provided. First, a first cleaning process is performed wherein the first cleaning process includes providing a cleaning solution having a first concentration. Next, a second cleaning process is performed, wherein the second cleaning process includes providing the cleaning solution having a second concentration. The second concentration is substantially greater than the first concentration. Next, a post-cleaning process is performed to provide dilute water.

摘要翻译： 提供了一种用于晶片的清洁方法。 首先，进行第一清洗处理，其中第一清洗过程包括提供具有第一浓度的清洗溶液。 接下来，执行第二清洁处理，其中第二清洁处理包括提供具有第二浓度的清洁溶液。 第二浓度显着大于第一浓度。 接下来，进行后清洗处理以提供稀释水。

公开(公告)号：US08759219B2

公开(公告)日：2014-06-24

申请号：US13012211

申请日：2011-01-24

申请人： Ya-Hsueh Hsieh ,  Teng-Chun Tsai ,  Wen-Chin Lin ,  Hsin-Kuo Hsu ,  Ren-Peng Huang ,  Chih-Hsien Chen ,  Chih-Chin Yang ,  Hung-Yuan Lu ,  Jen-Chieh Lin ,  Wei-Che Tsao

发明人： Ya-Hsueh Hsieh ,  Teng-Chun Tsai ,  Wen-Chin Lin ,  Hsin-Kuo Hsu ,  Ren-Peng Huang ,  Chih-Hsien Chen ,  Chih-Chin Yang ,  Hung-Yuan Lu ,  Jen-Chieh Lin ,  Wei-Che Tsao

IPC分类号： H01L21/331 ,  H01L21/463

CPC分类号： H01L21/7684 ,  H01L21/3212 ,  H01L29/4966 ,  H01L29/517

摘要： A planarization method of manufacturing a semiconductor component is provided. A dielectric layer is formed above a substrate and defines a trench therein. A barrier layer and a metal layer are formed in sequence in the trench. A first planarization process is applied to the metal layer by using a first reactant so that a portion of the metal layer is removed. An etching rate of the first reactant to the metal layer is greater than that of the first reactant to the barrier layer. A second planarization process is applied to the barrier layer and the metal layer by using a second reactant so that a portion of the barrier layer and the metal layer are removed to expose the dielectric layer. An etching rate of the second reactant to the barrier layer is greater than that of the second reactant to the metal layer.

摘要翻译： 提供了制造半导体部件的平面化方法。 介电层形成在衬底之上并在其中限定沟槽。 在沟槽中依次形成阻挡层和金属层。 通过使用第一反应物将第一平面化工艺施加到金属层，使得金属层的一部分被去除。 第一反应物对金属层的蚀刻速率大于第一反应物对阻挡层的蚀刻速率。 通过使用第二反应物将阻挡层和金属层施加第二平坦化工艺，使得去除阻挡层和金属层的一部分以暴露电介质层。 第二反应物对阻挡层的蚀刻速率大于第二反应物对金属层的蚀刻速率。

公开(公告)号：US20120187563A1

公开(公告)日：2012-07-26

申请号：US13012211

申请日：2011-01-24

申请人： Ya-Hsueh HSIEH ,  Teng-Chun Tsai ,  Wen-Chin Lin ,  Hsin-Kuo Hsu ,  Ren-Peng Huang ,  Chih-Hsien Chen ,  Chih-Chin Yang ,  Hung-Yuan Lu ,  Jen-Chieh Lin ,  Wei-Che Tsao

发明人： Ya-Hsueh HSIEH ,  Teng-Chun Tsai ,  Wen-Chin Lin ,  Hsin-Kuo Hsu ,  Ren-Peng Huang ,  Chih-Hsien Chen ,  Chih-Chin Yang ,  Hung-Yuan Lu ,  Jen-Chieh Lin ,  Wei-Che Tsao

IPC分类号： H01L23/532 ,  H01L21/28

CPC分类号： H01L21/7684 ,  H01L21/3212 ,  H01L29/4966 ,  H01L29/517

摘要： A planarization method of manufacturing a semiconductor component is provided. A dielectric layer is formed above a substrate and defines a trench therein. A barrier layer and a metal layer are formed in sequence in the trench. A first planarization process is applied to the metal layer by using a first reactant so that a portion of the metal layer is removed. An etching rate of the first reactant to the metal layer is greater than that of the first reactant to the barrier layer. A second planarization process is applied to the barrier layer and the metal layer by using a second reactant so that a portion of the barrier layer and the metal layer are removed to expose the dielectric layer. An etching rate of the second reactant to the barrier layer is greater than that of the second reactant to the metal layer.

摘要翻译： 提供了制造半导体部件的平面化方法。 介电层形成在衬底之上并在其中限定沟槽。 在沟槽中依次形成阻挡层和金属层。 通过使用第一反应物将第一平面化工艺施加到金属层，使得金属层的一部分被去除。 第一反应物对金属层的蚀刻速率大于第一反应物对阻挡层的蚀刻速率。 通过使用第二反应物将阻挡层和金属层施加第二平坦化工艺，使得去除阻挡层和金属层的一部分以暴露电介质层。 第二反应物对阻挡层的蚀刻速率大于第二反应物对金属层的蚀刻速率。