利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

110 条记录 (耗时 0.038 秒)

    Multi-Tier Data Processing
    1.
    发明申请
    Multi-Tier Data Processing 审中-公开
    多层数据处理

    公开(公告)号：US20130275717A1

    公开(公告)日：2013-10-17

    申请号：US13445848

    申请日：2012-04-12

    申请人： Bruce Wilson ,  Shaohua Yang ,  Yuan Xing Lee ,  Daniel Scott Fisher

    发明人： Bruce Wilson ,  Shaohua Yang ,  Yuan Xing Lee ,  Daniel Scott Fisher

    IPC分类号： G06F15/76 ,  G06F9/02

    CPC分类号： G06F9/5044

    摘要： Various embodiments of the present invention provide systems and methods for a multi-tier data processing system. For example, a data processing system is disclosed that includes an input operable to receive data to be processed, a first data processor operable to process at least some of the data, a second data processor operable to process a portion of the data not processed by the first data processor, wherein the first data processor has a higher throughput than the second data processor, and an output operable to yield processed data from the first data processor and the second data processor.

    摘要翻译： 本发明的各种实施例提供了用于多层数据处理系统的系统和方法。 例如，公开了一种数据处理系统，其包括可操作以接收要处理的数据的输入，可操作以处理至少一些数据的第一数据处理器，可操作以处理未被 所述第一数据处理器，其中所述第一数据处理器具有比所述第二数据处理器更高的吞吐量，以及可操作以从所述第一数据处理器和所述第二数据处理器产生处理的数据的输出。

    Systems and methods for inter-track interference compensation
    2.
    发明授权
    Systems and methods for inter-track interference compensation 有权
    轨道间干扰补偿的系统和方法

    公开(公告)号：US08804260B2

    公开(公告)日：2014-08-12

    申请号：US13186174

    申请日：2011-07-19

    申请人： George Mathew ,  Jongseung Park ,  Shaohua Yang ,  Erich F. Haratsch ,  Ming Jin ,  Yuan Xing Lee

    发明人： George Mathew ,  Jongseung Park ,  Shaohua Yang ,  Erich F. Haratsch ,  Ming Jin ,  Yuan Xing Lee

    IPC分类号： G11B5/09

    CPC分类号： G11B20/10046 ,  G11B5/012 ,  G11B5/09 ,  G11B19/045 ,  G11B20/10398 ,  G11B20/1217 ,  G11B2020/10759 ,  G11B2020/1232 ,  G11B2020/1298 ,  G11B2220/2516

    摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is discussed that includes: a data buffer, an inter-track interference response circuit, and an inter-track interference signal estimator circuit. The data buffer is operable to store a previous track data set. The inter-track interference response circuit is operable to estimate an inter-track interference response from the previous track data set based at least in part on the previous track data set and a current track data set. The inter-track interference signal estimator circuit is operable to calculate an inter-track interference from the previous track data set based at least in part on the previous track data set and the inter-track interference response from the previous track data set.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，讨论了包括数据缓冲器，轨道间干扰响应电路和轨道间干扰信号估计器电路的数据处理电路。 数据缓冲器可操作以存储先前的轨迹数据集。 轨道间干扰响应电路可用于至少部分地基于先前的轨道数据集和当前轨道数据集来估计来自先前轨道数据集的轨道间干扰响应。 轨道间干扰信号估计器电路可用于至少部分地基于先前的轨道数据集和来自前一轨道数据集的轨道间干扰响应来计算来自先前轨道数据集的轨道间干扰。

    Systems and methods for determining noise components in a signal set
    3.
    发明授权
    Systems and methods for determining noise components in a signal set 有权
    用于确定信号组中噪声分量的系统和方法

    公开(公告)号：US08743936B2

    公开(公告)日：2014-06-03

    申请号：US12652201

    申请日：2010-01-05

    申请人： George Mathew ,  Shaohua Yang ,  Yuan Xing Lee ,  Hongwei Song

    发明人： George Mathew ,  Shaohua Yang ,  Yuan Xing Lee ,  Hongwei Song

    IPC分类号： H04B17/00 ,  H04Q1/20

    CPC分类号： G11B20/10046 ,  H04B17/345

    摘要： Various embodiments of the present invention provide systems and methods for estimating noise components in a received signal set. For example, one embodiment of the present invention provides a noise estimation circuit that includes a data detector circuit and a noise component calculation circuit. The data detector circuit receives a series of data samples and provides a detected output, and the noise component calculation circuit provides an electronics noise power output and a media noise power output each calculated based at least in part on the detected output and the series of data samples.

    摘要翻译： 本发明的各种实施例提供了用于估计接收信号组中的噪声分量的系统和方法。 例如，本发明的一个实施例提供了一种包括数据检测器电路和噪声分量计算电路的噪声估计电路。 数据检测器电路接收一系列数据样本并提供检测的输出，并且噪声分量计算电路提供电子噪声功率输出和媒体噪声功率输出，每个至少部分地基于所检测的输出和数据系列计算 样品。

    Systems and Methods for Inter-track Interference Compensation
    6.
    发明申请
    Systems and Methods for Inter-track Interference Compensation 有权
    轨道间干扰补偿的系统和方法

    公开(公告)号：US20120063022A1

    公开(公告)日：2012-03-15

    申请号：US13186174

    申请日：2011-07-19

    申请人： George Mathew ,  Jongseung Park ,  Shaohua Yang ,  Erich F. Haratsch ,  Ming Jin ,  Yuan Xing Lee

    发明人： George Mathew ,  Jongseung Park ,  Shaohua Yang ,  Erich F. Haratsch ,  Ming Jin ,  Yuan Xing Lee

    IPC分类号： G11B5/09

    CPC分类号： G11B20/10046 ,  G11B5/012 ,  G11B5/09 ,  G11B19/045 ,  G11B20/10398 ,  G11B20/1217 ,  G11B2020/10759 ,  G11B2020/1232 ,  G11B2020/1298 ,  G11B2220/2516

    摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is discussed that includes: a data buffer, an inter-track interference response circuit, and an inter-track interference signal estimator circuit. The data buffer is operable to store a previous track data set. The inter-track interference response circuit is operable to estimate an inter-track interference response from the previous track data set based at least in part on the previous track data set and a current track data set. The inter-track interference signal estimator circuit is operable to calculate an inter-track interference from the previous track data set based at least in part on the previous track data set and the inter-track interference response from the previous track data set.

    摘要翻译： 本发明的各种实施例提供了用于数据处理的系统和方法。 作为示例，讨论了包括数据缓冲器，轨道间干扰响应电路和轨道间干扰信号估计器电路的数据处理电路。 数据缓冲器可操作以存储先前的轨迹数据集。 轨道间干扰响应电路可用于至少部分地基于先前的轨道数据集和当前轨道数据集来估计来自先前轨道数据集的轨道间干扰响应。 轨道间干扰信号估计器电路可用于至少部分地基于先前的轨道数据集和来自前一轨道数据集的轨道间干扰响应来计算来自先前轨道数据集的轨道间干扰。

    AMPLITUDE-BASED APPROACH FOR DETECTION AND CLASSIFICATION OF HARD-DISC DEFECT REGIONS
    7.
    发明申请
    AMPLITUDE-BASED APPROACH FOR DETECTION AND CLASSIFICATION OF HARD-DISC DEFECT REGIONS 失效
    用于检测和分类硬盘区缺陷区域的基于幅度的方法

    公开(公告)号：US20110235490A1

    公开(公告)日：2011-09-29

    申请号：US12729312

    申请日：2010-03-23

    申请人： Shaohua Yang ,  George Mathew ,  Yang Han ,  Zongwang Li ,  Yuan Xing Lee

    发明人： Shaohua Yang ,  George Mathew ,  Yang Han ,  Zongwang Li ,  Yuan Xing Lee

    IPC分类号： G11B27/36

    CPC分类号： G11B20/1816 ,  G11B20/1883 ,  G11B2005/0018 ,  G11B2020/1823 ,  G11B2220/20 ,  G11B2220/2516

    摘要： In a hard-disc drive, a defect region on the hard disc is classified as corresponding to either thermal asperity (TA) or media defect (MD) by generating two statistical measures. A first measure (e.g., ∝1) is based on (i) the magnitudes of one or both of signal values (e.g., equalizer input or output signal values) and the corresponding expected values of those signal values and (ii) the signs of one or both of the signal values and the expected signal values. A second measure (e.g., ∝2) is based on the magnitudes of one or both of the signal values and the expected signal values, but not the signs of either the signal values or the expected signal values. The two measures are then compared to determine whether the defect region corresponds to TA or MD.

    摘要翻译： 在硬盘驱动器中，通过产生两个统计测量值将硬盘上的缺陷区域分类为对应于热粗糙度（TA）或介质缺陷（MD）。 第一测量（例如，α1）基于（i）信号值（例如，均衡器输入或输出信号值）中的一个或两个的大小以及那些信号值的相应期望值，以及（ii） 一个或两个信号值和预期信号值。 第二量度（例如，α2）基于信号值和预期信号值中的一个或两个的幅度，而不是信号值或期望信号值的符号。 然后比较两个测量值以确定缺陷区域是否对应于TA或MD。

    Systems and Methods for Updating Detector Parameters in a Data Processing Circuit
    8.
    发明申请
    Systems and Methods for Updating Detector Parameters in a Data Processing Circuit 有权
    用于更新数据处理电路中检测器参数的系统和方法

    公开(公告)号：US20110167227A1

    公开(公告)日：2011-07-07

    申请号：US12651956

    申请日：2010-01-04

    申请人： Shaohua Yang ,  Jonseung Park ,  Changyou Xu ,  Madhusudan Kalluri ,  Yuan Xing Lee ,  Kapil Gaba

    发明人： Shaohua Yang ,  Jonseung Park ,  Changyou Xu ,  Madhusudan Kalluri ,  Yuan Xing Lee ,  Kapil Gaba

    IPC分类号： G06F12/00 ,  G06F11/28

    CPC分类号： H03M13/1111 ,  G11B2220/2516 ,  H03M13/3723

    摘要： Various embodiments of the present invention provide systems and methods for updating detector parameters in a data processing circuit. For example, a data processing circuit is disclosed that includes a first detector circuit, a second detector circuit, and a calibration circuit. The first detector circuit is operable to receive a first data set and to apply a data detection algorithm to the first data set, and the second detector circuit is operable to receive a second data set and to apply the data detection algorithm to the second data set. The calibration circuit is operable to calculate a data detection parameter based upon a third data set. The data detection parameter is used by the first detector circuit in applying the data detection algorithm to the first data set during a period that the data detection parameter is used by the second detector circuit in applying the data detection algorithm to the second data set.

    摘要翻译： 本发明的各种实施例提供用于在数据处理电路中更新检测器参数的系统和方法。 例如，公开了一种包括第一检测器电路，第二检测器电路和校准电路的数据处理电路。 第一检测器电路可操作以接收第一数据集并将数据检测算法应用于第一数据集，并且第二检测器电路可操作以接收第二数据集并将数据检测算法应用于第二数据集 。 校准电路可操作以基于第三数据集计算数据检测参数。 数据检测参数由第一检测器电路在将数据检测算法应用于第二数据集时由第二检测器电路使用的时段期间将数据检测算法应用于第一数据集使用。

    Systems and Methods for Stepped Data Retry in a Storage System
    10.
    发明申请
    Systems and Methods for Stepped Data Retry in a Storage System 有权
    存储系统中步进数据重试的系统和方法

    公开(公告)号：US20110060973A1

    公开(公告)日：2011-03-10

    申请号：US12556145

    申请日：2009-09-09

    申请人： Shaohua Yang ,  Weijun Tan ,  Yuan Xing Lee

    发明人： Shaohua Yang ,  Weijun Tan ,  Yuan Xing Lee

    IPC分类号： G06F11/07 ,  G06F12/02

    CPC分类号： G11B20/1879 ,  G11B20/10527 ,  G11B2020/1062 ,  G11B2020/10694 ,  G11B2020/10851 ,  G11B2020/183 ,  G11B2220/2516

    摘要： Various embodiments of the present invention provide systems and methods for data processing retries. As an example, a data processing retry circuit is discussed that includes a stepped erasure window register, and an erasure flag set circuit. The stepped erasure window register includes: an erasure flag location, an erasure flag length, and a step size. The erasure flag set circuit is operable to assert a first erasure flag beginning at the erasure flag location and having the erasure flag length at a first time. In addition, the erasure flag set circuit is operable to assert a second erasure flag beginning at the erasure flag location plus the step size, and having the erasure flag length at a second time.

    摘要翻译： 本发明的各种实施例提供了用于数据处理重试的系统和方法。 作为示例，讨论了包括阶梯式擦除窗口寄存器和擦除标志设置电路的数据处理重试电路。 阶梯式擦除窗口寄存器包括：擦除标志位置，擦除标志长度和步长。 擦除标志设置电路可操作来断言在擦除标志位置开始的第一擦除标志，并且在第一时间具有擦除标志长度。 此外，擦除标志设置电路可操作来断言从擦除标志位置开始的第二擦除标志加上步长，并且第二次具有擦除标志长度。