利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

5 条记录 (耗时 0.03 秒)

    METHODS FOR FABRICATING IMPROVED GATE DIELECTRICS
    1.
    发明申请
    METHODS FOR FABRICATING IMPROVED GATE DIELECTRICS 有权
    用于制造改进的门电介质的方法

    公开(公告)号：US20110003455A1

    公开(公告)日：2011-01-06

    申请号：US12801115

    申请日：2010-05-24

    申请人： Woong-Hee SOHN ,  Gil-Heyun CHOI ,  Byung-Hee KIM ,  Byung-Hak LEE ,  Tae-Ho CHA ,  Hee-Sook PARK ,  Jae-Hwa PARK ,  Geum-Jung SEONG

    发明人： Woong-Hee SOHN ,  Gil-Heyun CHOI ,  Byung-Hee KIM ,  Byung-Hak LEE ,  Tae-Ho CHA ,  Hee-Sook PARK ,  Jae-Hwa PARK ,  Geum-Jung SEONG

    IPC分类号： H01L21/336 ,  H01L21/76

    CPC分类号： H01L21/823481 ,  H01L21/28202 ,  H01L21/28211 ,  H01L21/2822 ,  H01L29/518 ,  H01L29/66545 ,  H01L29/78 ,  Y10S438/981

    摘要： Disclosed are a variety of methods for increasing the relative thickness in the peripheral or edge regions of gate dielectric patterns to suppress leakage through these regions. The methods provide alternatives to conventional GPDX processes and provide the improved leakage resistance without incurring the degree of increased gate electrode resistance associated with GPDX processes. Each of the methods includes forming a first opening to expose an active area region, forming an oxidation control region on the exposed portion and then forming a second opening whereby a peripheral region free of the oxidation control region is exposed for formation of a gate dielectric layer. The resulting gate dielectric layers are characterized by a thinner central region surrounded or bounded by a thicker peripheral region.

    摘要翻译： 公开了用于增加栅极电介质图案的外围或边缘区域中的相对厚度以抑制这些区域的泄漏的各种方法。 这些方法提供了常规GPDX工艺的替代方案，并提供改进的耐漏电性，而不会导致与GPDX工艺相关的增加的栅电极电阻的程度。 每种方法包括形成第一开口以暴露有源区域区域，在暴露部分上形成氧化控制区域，然后形成第二开口，由此暴露氧化控制区域的外围区域以形成栅极介电层 。 得到的栅极介电层的特征在于由较厚的外围区域包围或界定的较薄的中心区域。

    METHOD OF FORMING SEMICONDUCTOR DEVICE
    2.
    发明申请
    METHOD OF FORMING SEMICONDUCTOR DEVICE 有权
    形成半导体器件的方法

    公开(公告)号：US20080102615A1

    公开(公告)日：2008-05-01

    申请号：US11685644

    申请日：2007-03-13

    申请人： Byung-Hak LEE ,  Woong-Hee SOHN ,  Jae-Hwa PARK ,  Gil-Heyun CHOI ,  Byung-Hee KIM ,  Hee-Sook PARK

    发明人： Byung-Hak LEE ,  Woong-Hee SOHN ,  Jae-Hwa PARK ,  Gil-Heyun CHOI ,  Byung-Hee KIM ,  Hee-Sook PARK

    IPC分类号： H01L21/4763

    CPC分类号： H01L21/28282 ,  H01L27/105 ,  H01L27/11526 ,  H01L27/11529 ,  H01L27/11568

    摘要： One embodiment of a method for forming a semiconductor device can include forming a gate pattern on a semiconductor substrate and performing a selective re-oxidation process on the gate pattern in gas ambient including hydrogen, oxygen, and nitrogen. When the gate pattern includes a tunnel insulation layer, a metal nitride layer and a metal layer, the selective re-oxidation process heals the etching damage of a gate pattern and simultaneously prevents oxidation of the metal nitride layer and a tungsten electrode.

    摘要翻译： 用于形成半导体器件的方法的一个实施例可以包括在半导体衬底上形成栅极图案，并且在包括氢，氧和氮在内的气体环境中对栅极图案进行选择性再氧化处理。 当栅极图案包括隧道绝缘层，金属氮化物层和金属层时，选择性再氧化工艺会修复栅极图案的蚀刻损伤，同时防止金属氮化物层和钨电极的氧化。