公开(公告)号：US08904058B2

公开(公告)日：2014-12-02

申请号：US13118093

申请日：2011-05-27

申请人： Charles S. Cardinell ,  Roger G. Hathorn ,  Matthew J. Kalos ,  Timothy J. Van Patten

发明人： Charles S. Cardinell ,  Roger G. Hathorn ,  Matthew J. Kalos ,  Timothy J. Van Patten

IPC分类号： G06F13/28 ,  G06F13/00 ,  G06F9/50

CPC分类号： G06F13/28 ,  G06F9/5011 ,  G06F9/505

摘要： Provided are a computer program product, system, and method for selecting Direct Memory Access (DMA) engines in an adaptor for processing Input/Output requests received at the adaptor. A determination is made of an assignment of a plurality of processors to the DMA engines, wherein each processor is assigned to use one of the DMA engines. I/O request related work for a received I/O request directed to the storage is processed by determining the DMA engine assigned to the processor processing the I/O request related work and accessing the determined DMA engine to perform the I/O related work.

摘要翻译： 提供了一种用于在适配器中选择直接存储器访问（DMA）引擎以用于处理在适配器处接收的输入/输出请求的计算机程序产品，系统和方法。 确定将多个处理器分配给DMA引擎，其中分配每个处理器以使用DMA引擎之一。 通过确定分配给处理器的处理I / O请求相关工作的DMA引擎并访问确定的DMA引擎来执行与I / O相关的工作来处理针对存储器的接收的I / O请求的I / O请求相关工作 。

公开(公告)号：US20120303842A1

公开(公告)日：2012-11-29

申请号：US13118093

申请日：2011-05-27

申请人： Charles S. Cardinell ,  Roger G. Hathorn ,  Matthew J. Kalos ,  Timothy J. Van Patten

发明人： Charles S. Cardinell ,  Roger G. Hathorn ,  Matthew J. Kalos ,  Timothy J. Van Patten

IPC分类号： G06F13/28

CPC分类号： G06F13/28 ,  G06F9/5011 ,  G06F9/505

摘要： Provided are a computer program product, system, and method for selecting Direct Memory Access (DMA) engines in an adaptor for processing Input/Output requests received at the adaptor. A determination is made of an assignment of a plurality of processors to the DMA engines, wherein each processor is assigned to use one of the DMA engines. I/O request related work for a received I/O request directed to the storage is processed by determining the DMA engine assigned to the processor processing the I/O request related work and accessing the determined DMA engine to perform the I/O related work.

摘要翻译： 提供了一种用于在适配器中选择直接存储器访问（DMA）引擎以用于处理在适配器处接收的输入/输出请求的计算机程序产品，系统和方法。 确定将多个处理器分配给DMA引擎，其中分配每个处理器以使用DMA引擎之一。 通过确定分配给处理器的处理I / O请求相关工作的DMA引擎并访问确定的DMA引擎来执行与I / O相关的工作来处理针对存储器的接收的I / O请求的I / O请求相关工作 。

公开(公告)号：US20120089861A1

公开(公告)日：2012-04-12

申请号：US12902501

申请日：2010-10-12

申请人： Charles S. Cardinell ,  Roger G. Hathorn ,  Bernhard Laubli ,  Timothy J. Van Patten

发明人： Charles S. Cardinell ,  Roger G. Hathorn ,  Bernhard Laubli ,  Timothy J. Van Patten

IPC分类号： G06F11/07 ,  G06F11/00

CPC分类号： G06F11/0757 ,  G06F11/0724

摘要： An approach to detecting processor failure in a multi-processor environment is disclosed. The approach may include having each CPU in the system responsible for monitoring another CPU in the system. A CPUn reads a timestampn+1 created by CPUn+1 which CPUn is monitoring from a shared memory location. The CPUn reads its own timestampn and compares the two timestamps to calculate a delta value. If the delta value is above a threshold, the CPUn determines that CPUn+1 has failed and initiates error handling for the CPUs in the system. One CPU may be designated a master CPU, and be responsible for beginning the error handling process. In such embodiments, the CPUn may initiate error handling by notifying the master CPU that CPUn+1 has failed. If CPUn+1 is the master CPU, the CPUn may take additional steps to initiate error handling, and may broadcast a non-critical interrupt to all CPUs, triggering error handling.

摘要翻译： 公开了一种在多处理器环境中检测处理器故障的方法。 该方法可以包括使系统中的每个CPU负责监视系统中的另一个CPU。 CPUn读取CPUn + 1创建的时间戳+1，CPUn正在从共享内存位置进行监控。 CPUn读取自己的时间戳，并比较两个时间戳来计算增量值。 如果增量值高于阈值，CPUn确定CPUn + 1失败，并启动系统中CPU的错误处理。 一个CPU可能被指定为主CPU，并负责开始错误处理过程。 在这种实施例中，CPUn可以通过通知主CPU CPUn + 1失败来启动错误处理。 如果CPUn + 1是主CPU，CPUn可能会采取额外的步骤来启动错误处理，并可能会向所有CPU广播非关键中断，从而触发错误处理。

公开(公告)号：US08850262B2

公开(公告)日：2014-09-30

申请号：US12902501

申请日：2010-10-12

申请人： Charles S. Cardinell ,  Roger G. Hathorn ,  Bernhard Laubli ,  Timothy J. Van Patten

发明人： Charles S. Cardinell ,  Roger G. Hathorn ,  Bernhard Laubli ,  Timothy J. Van Patten

IPC分类号： G06F11/00 ,  G06F11/07

CPC分类号： G06F11/0757 ,  G06F11/0724

摘要： An approach to detecting processor failure in a multi-processor environment is disclosed. The approach may include having each CPU in the system responsible for monitoring another CPU in the system. A CPUn reads a timestampn+1 created by CPUn+1 which CPUn is monitoring from a shared memory location. The CPUn reads its own timestampn and compares the two timestamps to calculate a delta value. If the delta value is above a threshold, the CPUn determines that CPUn+1 has failed and initiates error handling for the CPUs in the system. One CPU may be designated a master CPU, and be responsible for beginning the error handling process. In such embodiments, the CPUn may initiate error handling by notifying the master CPU that CPUn+1 has failed. If CPUn+1 is the master CPU, the CPUn may take additional steps to initiate error handling, and may broadcast a non-critical interrupt to all CPUs, triggering error handling.

摘要翻译： 公开了一种在多处理器环境中检测处理器故障的方法。 该方法可以包括使系统中的每个CPU负责监视系统中的另一个CPU。 CPUn读取CPUn + 1创建的时间戳+1，CPUn正在从共享内存位置进行监控。 CPUn读取自己的时间戳，并比较两个时间戳来计算增量值。 如果增量值高于阈值，CPUn确定CPUn + 1失败，并启动系统中CPU的错误处理。 一个CPU可能被指定为主CPU，并负责开始错误处理过程。 在这种实施例中，CPUn可以通过通知主CPU CPUn + 1失败来启动错误处理。 如果CPUn + 1是主CPU，CPUn可能会采取额外的步骤来启动错误处理，并可能会向所有CPU广播非关键中断，从而触发错误处理。

公开(公告)号：US09075720B2

公开(公告)日：2015-07-07

申请号：US12897555

申请日：2010-10-04

申请人： Stephen L. Blinick ,  Charles S. Cardinell ,  Roger G. Hathorn ,  Bernhard Laubli ,  Miguel A. Montoya ,  Timothy J. Van Patten

发明人： Stephen L. Blinick ,  Charles S. Cardinell ,  Roger G. Hathorn ,  Bernhard Laubli ,  Miguel A. Montoya ,  Timothy J. Van Patten

IPC分类号： G06F12/00 ,  G06F12/08 ,  G06F12/12

CPC分类号： G06F12/0879 ,  G06F12/0802 ,  G06F12/0804 ,  G06F12/0833 ,  G06F12/0891 ,  G06F12/1009 ,  G06F12/127 ,  G06F12/1475 ,  G06F2212/1052 ,  G06F2212/303 ,  G06F2212/604 ,  G06F2212/62 ,  G06F2212/657

摘要： Provided are a computer program product, system, and method for locking a cache line for a burst write operations on a bus. A cache line is allocated in a cache for a target address. A lock is set for the cache line, wherein setting the lock prevents the data in the cache line from being cast out. Data is written to the cache line. All the data in the cache line is flushed to the target address over a bus in response to completing writing to the cache line.

摘要翻译： 提供了一种用于在总线上锁定用于突发写入操作的高速缓存行的计算机程序产品，系统和方法。 在目标地址的缓存中分配高速缓存行。 为缓存行设置锁定，其中设置锁定防止高速缓存行中的数据被抛出。 数据被写入缓存行。 响应于完成对高速缓存线的写入，高速缓存行中的所有数据都通过总线刷新到目标地址。

公开(公告)号：US20120084514A1

公开(公告)日：2012-04-05

申请号：US12897555

申请日：2010-10-04

申请人： Stephen L. Blinick ,  Charles S. Cardinell ,  Roger G. Hathorn ,  Bernhard Laubli ,  Miguel A. Montoya ,  Timothy J. Van Patten

发明人： Stephen L. Blinick ,  Charles S. Cardinell ,  Roger G. Hathorn ,  Bernhard Laubli ,  Miguel A. Montoya ,  Timothy J. Van Patten

IPC分类号： G06F12/08 ,  G06F13/24 ,  G06F12/00

CPC分类号： G06F12/0879 ,  G06F12/0802 ,  G06F12/0804 ,  G06F12/0833 ,  G06F12/0891 ,  G06F12/1009 ,  G06F12/127 ,  G06F12/1475 ,  G06F2212/1052 ,  G06F2212/303 ,  G06F2212/604 ,  G06F2212/62 ,  G06F2212/657

摘要： Provided are a computer program product, system, and method for locking a cache line for a burst write operations on a bus. A cache line is allocated in a cache for a target address. A lock is set for the cache line, wherein setting the lock prevents the data in the cache line from being cast out. Data is written to the cache line. All the data in the cache line is flushed to the target address over a bus in response to completing writing to the cache line.

摘要翻译： 提供了一种用于在总线上锁定用于突发写入操作的高速缓存行的计算机程序产品，系统和方法。 在目标地址的缓存中分配高速缓存行。 为缓存行设置锁定，其中设置锁定防止高速缓存行中的数据被抛出。 数据被写入缓存行。 响应于完成对高速缓存线的写入，高速缓存行中的所有数据都通过总线刷新到目标地址。

公开(公告)号：US08769173B2

公开(公告)日：2014-07-01

申请号：US12904721

申请日：2010-10-14

申请人： Charles S. Cardinell ,  Roger G. Hathorn ,  Steven E. Klein ,  Ashwani Kumar ,  Daniel W. Sherman

发明人： Charles S. Cardinell ,  Roger G. Hathorn ,  Steven E. Klein ,  Ashwani Kumar ,  Daniel W. Sherman

IPC分类号： G06F13/12 ,  G06F13/00

CPC分类号： G06F13/00 ,  G06F11/3034 ,  G06F11/3051 ,  G06F2213/0008

摘要： Systems and methods for detecting supported small form-factor pluggable (SFP) devices in an adapter are provided. One system includes multiple ports, each port configured to be coupled to a SFP device, a tracking device configured to store data representing a list of supported SFP devices for the adapter, and a processor coupled to each of the plurality of ports and the tracking device. The processor is configured to scan each port at start-up, determine if any of the ports is coupled to a non-supported SFP device, and disable any ports that are coupled to a non-supported SFP device. One method includes scanning each port at start-up, determining if any of the ports is coupled to a non-supported SFP device, and disabling any ports that are coupled to a non-supported SFP device. Also provided are computer storage mediums including computer code for performing the above method.

摘要翻译： 提供了用于检测适配器中支持的小型可插拔（SFP）设备的系统和方法。 一个系统包括多个端口，每个端口被配置为耦合到SFP设备，跟踪设备被配置为存储表示用于适配器的支持的SFP设备的列表的数据，以及耦合到多个端口中的每个端口的跟踪设备 。 处理器配置为在启动时扫描每个端口，确定是否有任何端口耦合到不支持的SFP设备，并禁用耦合到不支持SFP设备的任何端口。 一种方法包括在启动时扫描每个端口，确定是否有任何端口耦合到不支持的SFP设备，以及禁用耦合到不支持SFP设备的任何端口。 还提供了包括用于执行上述方法的计算机代码的计算机存储介质。

公开(公告)号：US20090210769A1

公开(公告)日：2009-08-20

申请号：US12030938

申请日：2008-02-14

申请人： Daniel F. Casper ,  John R. Flanagan ,  Roger G. Hathorn ,  Catherine C. Huang ,  Matthew J. Kalos

发明人： Daniel F. Casper ,  John R. Flanagan ,  Roger G. Hathorn ,  Catherine C. Huang ,  Matthew J. Kalos

IPC分类号： H03M13/00

CPC分类号： H03M13/09 ,  H04L1/0041 ,  H04L1/0061

摘要： A computer program product, apparatus, and method for inserting multiple CRCs in an output data stream from a channel subsystem to a control unit are provided. The computer program product includes a tangible storage medium readable by a processing circuit and storing instructions for execution by the processing circuit for performing a method. The method includes receiving a message to transmit from the channel subsystem to the control unit. The method also includes determining a first CRC insertion position, and receiving a first CRC calculated over a first block of data in the message. The method additionally includes inserting the first calculated CRC at the first CRC insertion position, and determining a second CRC insertion position. The method further includes receiving a second CRC calculated over a second block of data in the message, and inserting the second calculated CRC at the second CRC insertion position.

摘要翻译： 提供了一种用于在从信道子系统到控制单元的输出数据流中插入多个CRC的计算机程序产品，装置和方法。 计算机程序产品包括可由处理电路读取的有形存储介质，并且存储由处理电路执行以执行方法的指令。 该方法包括接收从信道子系统发送到控制单元的消息。 该方法还包括确定第一CRC插入位置，以及接收通过消息中的第一数据块计算的第一CRC。 该方法还包括在第一CRC插入位置插入第一计算的CRC，以及确定第二CRC插入位置。 该方法还包括接收通过消息中的第二数据块计算的第二CRC，以及将第二计算CRC插入到第二CRC插入位置。

公开(公告)号：US20090210768A1

公开(公告)日：2009-08-20

申请号：US12030925

申请日：2008-02-14

申请人： Scott M. Carlson ,  Daniel F. Casper ,  John R. Flanagan ,  Charles W. Gainey ,  Roger G. Hathorn ,  Catherine C. Huang ,  Matthew J. Kalos ,  Ugochukwu C. Njoku ,  Louis W. Ricci ,  Gustav E. Sittmann

发明人： Scott M. Carlson ,  Daniel F. Casper ,  John R. Flanagan ,  Charles W. Gainey ,  Roger G. Hathorn ,  Catherine C. Huang ,  Matthew J. Kalos ,  Ugochukwu C. Njoku ,  Louis W. Ricci ,  Gustav E. Sittmann

IPC分类号： H03M13/05

CPC分类号： G06F13/385

摘要： A computer program product, apparatus, and method for handling exception condition feedback at a channel subsystem of an I/O processing system using data from a control unit are provided. The computer program product includes a tangible storage medium readable by a processing circuit and storing instructions for execution by the processing circuit for performing a method. The method includes sending a command message to the control unit, and receiving a response message in response to the command message. The response message includes exception condition feedback identifying a termination reason code in response to unsuccessful execution of at least one command in the command message. The method also includes interrupting a CPU in the I/O processing system, and reporting status associated with the exception condition feedback to the CPU in an interrupt response block.

摘要翻译： 提供一种用于使用来自控制单元的数据在I / O处理系统的信道子系统处理异常状况反馈的计算机程序产品，装置和方法。 计算机程序产品包括可由处理电路读取的有形存储介质，并且存储由处理电路执行以执行方法的指令。 该方法包括向控制单元发送命令消息，并响应于命令消息接收响应消息。 所述响应消息包括响应于命令消息中至少一个命令的不成功执行来识别终止原因代码的异常条件反馈。 该方法还包括中断I / O处理系统中的CPU，以及在中断响应块中将与异常条件反馈相关联的状态报告给CPU。

公开(公告)号：US20090210582A1

公开(公告)日：2009-08-20

申请号：US12030951

申请日：2008-02-14

申请人： Mark P. Bendyk ,  Daniel F. Casper ,  John R. Flanagan ,  Roger G. Hathorn ,  Catherine C. Huang ,  Matthew J. Kalos ,  Louis W. Ricci ,  Gustav E. Sittmann ,  Harry M. Yudenfriend

发明人： Mark P. Bendyk ,  Daniel F. Casper ,  John R. Flanagan ,  Roger G. Hathorn ,  Catherine C. Huang ,  Matthew J. Kalos ,  Louis W. Ricci ,  Gustav E. Sittmann ,  Harry M. Yudenfriend

IPC分类号： G06F3/00

CPC分类号： G06F13/124

摘要： An article of manufacture, an apparatus, and a method for providing extended measurement word data from a control unit to a channel subsystem of an I/O processing system are disclosed. The article of manufacture includes at least one computer usable medium having computer readable program code logic. The computer readable program code logic performs a method including receiving a command message from the channel subsystem at the control unit, and initiating a timing calculation sequence of a plurality of time values in response to receiving the command message at the control unit. The computer readable program code logic also populates extended measurement word data at the control unit including the plurality of time values, and outputs the extended measurement word data from the control unit to the channel subsystem.

摘要翻译： 公开了一种用于从控制单元向I / O处理系统的通道子系统提供扩展测量字数据的制造品，设备和方法。 该制品包括具有计算机可读程序代码逻辑的至少一个计算机可用介质。 计算机可读程序代码逻辑执行一种方法，包括在控制单元处从通道子系统接收命令消息，以及响应于在控制单元处接收到命令消息，启动多个时间值的定时计算序列。 计算机可读程序代码逻辑还在包括多个时间值的控制单元处填充扩展测量字数据，并将扩展测量字数据从控制单元输出到通道子系统。