公开(公告)号：US20080204071A1

公开(公告)日：2008-08-28

申请号：US12071848

申请日：2008-02-27

申请人： Dong-jin Lee ,  Jin-hyung Cho

发明人： Dong-jin Lee ,  Jin-hyung Cho

IPC分类号： H03K19/003 ,  G11C7/00 ,  G11C8/00

CPC分类号： G11C7/22 ,  G11C7/1048 ,  G11C7/1078 ,  G11C7/109 ,  G11C7/222 ,  H03K19/0005

摘要： An on-die termination (ODT) circuit may include an ODT synchronous buffer and/or an ODT gate. The ODT synchronous buffer may be configured to generate a synchronous ODT command from an external ODT command in synchronization with a first clock signal delay-locked to an external clock signal. The ODT gate may be configured to generate signals for controlling ODT based on a second clock signal delay-locked to the external clock signal and the synchronous ODT command. The synchronous ODT command may be generated in a disabled period of the second clock signal.

摘要翻译： 片上终端（ODT）电路可以包括ODT同步缓冲器和/或ODT门。 ODT同步缓冲器可以被配置为与延迟锁定到外部时钟信号的第一时钟信号同步地从外部ODT命令生成同步ODT命令。 ODT门可以被配置为基于延迟锁定到外部时钟信号和同步ODT命令的第二时钟信号来产生用于控制ODT的信号。 可以在第二时钟信号的禁用时段中生成同步ODT命令。

公开(公告)号：US07868648B2

公开(公告)日：2011-01-11

申请号：US12071848

申请日：2008-02-27

申请人： Dong-jin Lee ,  Jin-hyung Cho

发明人： Dong-jin Lee ,  Jin-hyung Cho

IPC分类号： H03K17/16 ,  H03K19/003

CPC分类号： G11C7/22 ,  G11C7/1048 ,  G11C7/1078 ,  G11C7/109 ,  G11C7/222 ,  H03K19/0005

摘要： An on-die termination (ODT) circuit may include an ODT synchronous buffer and/or an ODT gate. The ODT synchronous buffer may be configured to generate a synchronous ODT command from an external ODT command in synchronization with a first clock signal delay-locked to an external clock signal. The ODT gate may be configured to generate signals for controlling ODT based on a second clock signal delay-locked to the external clock signal and the synchronous ODT command. The synchronous ODT command may be generated in a disabled period of the second clock signal.

摘要翻译： 片上终端（ODT）电路可以包括ODT同步缓冲器和/或ODT门。 ODT同步缓冲器可以被配置为与延迟锁定到外部时钟信号的第一时钟信号同步地从外部ODT命令生成同步ODT命令。 ODT门可以被配置为基于延迟锁定到外部时钟信号和同步ODT命令的第二时钟信号来产生用于控制ODT的信号。 可以在第二时钟信号的禁用时段中生成同步ODT命令。

公开(公告)号：US06777985B2

公开(公告)日：2004-08-17

申请号：US10431980

申请日：2003-05-08

申请人： Byong-mo Moon ,  Jin-hyung Cho

发明人： Byong-mo Moon ,  Jin-hyung Cho

IPC分类号： H03K5153

CPC分类号： H03K19/00323 ,  H03K19/00384

摘要： A buffer has an amplifier that receives an external signal, a reference voltage, and outputs an amplified signal. The amplified signal is responsive to the difference between the external signal and the reference voltage. An inverter receives the amplified signal and generates an inverted signal. A voltage supply circuit is configured to provide an adjusted power supply voltage to the inverter responsive to the reference voltage. A ground voltage supply circuit is configured to provide an adjusted ground voltage to the inverter responsive to the reference voltage.

摘要翻译： 缓冲器具有接收外部信号，参考电压并输出放大信号的放大器。 放大的信号响应于外部信号和参考电压之间的差异。 反相器接收放大的信号并产生反相信号。 电压供给电路被配置为响应于参考电压向调节器提供调整的电源电压。 接地电压供应电路被配置为响应于参考电压向调节器提供调整的接地电压。