利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

17 条记录 (耗时 0.041 秒)

    SIGNAL ACQUISITION DEVICE
    3.
    发明申请
    SIGNAL ACQUISITION DEVICE 审中-公开
    信号采集设备

    公开(公告)号：US20110029284A1

    公开(公告)日：2011-02-03

    申请号：US12839508

    申请日：2010-07-20

    申请人： Eberhard BOEHL ,  Matthias Knauss ,  Stephen Schmitt ,  Juergen Hanisch ,  Rolf Kurrer ,  Bernard Pawlok

    发明人： Eberhard BOEHL ,  Matthias Knauss ,  Stephen Schmitt ,  Juergen Hanisch ,  Rolf Kurrer ,  Bernard Pawlok

    IPC分类号： G06F15/00 ,  G06F17/40

    CPC分类号： G07C5/08

    摘要： A signal acquisition device which receives an input signal, a physical data and a timing data to generate an output data. The signal acquisition device keeps monitoring the input signal for a valid edge. When a valid edge is detected, the signal acquisition device reads the physical data from a physical data processing module and a timing data from a timing module to generate the output data which comprises the new state of the input signal, the physical data and the timing data. The output data is written to a storage arrangement and also sent out to CPU or any other devices.

    摘要翻译： 一种信号获取装置，其接收输入信号，物理数据和定时数据以产生输出数据。 信号采集装置保持对输入信号的有效边沿的监视。 当检测到有效边沿时，信号获取装置从物理数据处理模块读取物理数据和从定时模块读取定时数据，以产生包括输入信号的新状态，物理数据和定时的输出数据 数据。 输出数据被写入存储装置，并发送到CPU或任何其他设备。

    Companion chip for a microcontroller with global time management module ensuring consistency and FIFO module for internal and external data transfer
    4.
    发明授权
    Companion chip for a microcontroller with global time management module ensuring consistency and FIFO module for internal and external data transfer 有权
    具有全局时间管理模块的微控制器的配套芯片，确保内部和外部数据传输的一致性和FIFO模块

    公开(公告)号：US08312251B2

    公开(公告)日：2012-11-13

    申请号：US12452923

    申请日：2008-07-23

    申请人： Matthias Knauss ,  Stephen Schmitt ,  Thomas Lindenkreuz ,  Udo Schulz ,  Juergen Hanisch ,  Rolf Kurrer

    发明人： Matthias Knauss ,  Stephen Schmitt ,  Thomas Lindenkreuz ,  Udo Schulz ,  Juergen Hanisch ,  Rolf Kurrer

    IPC分类号： G06F15/16

    CPC分类号： G05B19/042

    摘要： A companion chip for a microcontroller has a microprocessor bus domain and a peripheral module bus domain, which are connected to each other via a bus bridge. The microprocessor bus domain includes at least one microprocessor core, and the peripheral module bus domain includes at least one global time-management module as well as modules for communication with the outside world and for signal processing. The companion chip further includes at least one FIFO module for transmitting data within the chip, and between the chip and the microcontroller, and a management module connected to the FIFO module, which ensures the consistency of the data by associating a respective time value and/or an angle of rotation.

    摘要翻译： 用于微控制器的配套芯片具有微处理器总线域和外围模块总线域，它们通过总线桥相互连接。 微处理器总线域包括至少一个微处理器核心，并且外围模块总线域包括至少一个全局时间管理模块以及用于与外部世界通信和用于信号处理的模块。 配套芯片还包括至少一个用于在芯片内以及芯片和微控制器之间传输数据的FIFO模块以及连接到FIFO模块的管理模块，其通过将相应的时间值和/ 或旋转角度。

    COMPANION CHIP FOR A MICROCONTROLLER
    5.
    发明申请
    COMPANION CHIP FOR A MICROCONTROLLER 有权
    微波炉的公司芯片

    公开(公告)号：US20100217956A1

    公开(公告)日：2010-08-26

    申请号：US12452923

    申请日：2008-07-23

    申请人： Matthias Knauss ,  Stephen Schmitt ,  Thomas Lindenkreuz ,  Udo Schulz ,  Juergen Hanisch ,  Rolf Kurrer

    发明人： Matthias Knauss ,  Stephen Schmitt ,  Thomas Lindenkreuz ,  Udo Schulz ,  Juergen Hanisch ,  Rolf Kurrer

    IPC分类号： G06F15/76 ,  G06F9/02

    CPC分类号： G05B19/042

    摘要： A companion chip for a microcontroller has a microprocessor bus domain and a peripheral module bus domain, which are connected to each other via a bus bridge. The microprocessor bus domain includes at least one microprocessor core, and the peripheral module bus domain includes at least one global time-management module as well as modules for communication with the outside world and for signal processing. The companion chip further includes at least one FIFO module for transmitting data within the chip, and between the chip and the microcontroller, and a management module connected to the FIFO module, which ensures the consistency of the data by associating a respective time value and/or an angle of rotation.

    摘要翻译： 用于微控制器的配套芯片具有微处理器总线域和外围模块总线域，它们通过总线桥相互连接。 微处理器总线域包括至少一个微处理器核心，并且外围模块总线域包括至少一个全局时间管理模块以及用于与外部世界通信和用于信号处理的模块。 配套芯片还包括至少一个用于在芯片内以及芯片和微控制器之间传输数据的FIFO模块以及连接到FIFO模块的管理模块，其通过将相应的时间值和/ 或旋转角度。

    Timer module and method for testing output signals of a timer module
    8.
    发明授权
    Timer module and method for testing output signals of a timer module 有权
    定时器模块和测试定时器模块输出信号的方法

    公开(公告)号：US09501370B2

    公开(公告)日：2016-11-22

    申请号：US13637130

    申请日：2011-03-17

    申请人： Eberhard Boehl ,  Stephen Schmitt ,  Juergen Hanisch

    发明人： Eberhard Boehl ,  Stephen Schmitt ,  Juergen Hanisch

    IPC分类号： G06F11/00 ,  G06F11/16 ,  G06F1/04

    CPC分类号： G06F11/1604 ,  G06F1/04 ,  G06F11/1608 ,  G06F11/1679

    摘要： In a timer module having at least two output channels, the at least two output channels are configurable in such a way that they generate redundant output signals, and the generation of the redundant output signals begins synchronously. In addition, the timer module has provides a comparison of the redundant output signals by an EXOR logic operation and stores a result of the EXOR logic operation in a way that allows the result to be retained for an erroneous comparison until it is reset by an access.

    摘要翻译： 在具有至少两个输出通道的定时器模块中，所述至少两个输出通道可以以这样的方式配置，使得它们产生冗余输出信号，并且冗余输出信号的产生同步开始。 此外，定时器模块通过EXOR逻辑运算提供了冗余输出信号的比较，并且以允许结果被保留以进行错误比较的方式存储EXOR逻辑运算的结果，直到其被访问重置为止 。

    TIMER MODULE AND METHOD FOR TESTING OUTPUT SIGNALS OF A TIMER MODULE
    9.
    发明申请
    TIMER MODULE AND METHOD FOR TESTING OUTPUT SIGNALS OF A TIMER MODULE 有权
    定时器模块和测试定时器模块输出信号的方法

    公开(公告)号：US20130073256A1

    公开(公告)日：2013-03-21

    申请号：US13637130

    申请日：2011-03-17

    申请人： Eberhard Boehl ,  Stephen Schmitt ,  Juergen Hanisch

    发明人： Eberhard Boehl ,  Stephen Schmitt ,  Juergen Hanisch

    IPC分类号： G04F10/00 ,  G06F15/00

    CPC分类号： G06F11/1604 ,  G06F1/04 ,  G06F11/1608 ,  G06F11/1679

    摘要： In a timer module having at least two output channels, the at least two output channels are configurable in such a way that they generate redundant output signals, and the generation of the redundant output signals begins synchronously. In addition, the timer module has provides a comparison of the redundant output signals by an EXOR logic operation and stores a result of the EXOR logic operation in a way that allows the result to be retained for an erroneous comparison until it is reset by an access.

    摘要翻译： 在具有至少两个输出通道的定时器模块中，所述至少两个输出通道可以以这样的方式配置，使得它们产生冗余输出信号，并且冗余输出信号的产生同步开始。 此外，定时器模块通过EXOR逻辑运算提供了冗余输出信号的比较，并且以允许结果被保留以进行错误比较的方式存储EXOR逻辑运算的结果，直到其被访问重置为止 。

    COMMUNICATION METHOD AND INTERFACE BETWEEN A COMPANION CHIP AND A MICROCONTROLLER
    10.
    发明申请
    COMMUNICATION METHOD AND INTERFACE BETWEEN A COMPANION CHIP AND A MICROCONTROLLER 审中-公开
    公司芯片和微控制器之间的通信方法和接口

    公开(公告)号：US20100088436A1

    公开(公告)日：2010-04-08

    申请号：US12527010

    申请日：2008-07-23

    申请人： Matthias Knauss ,  Stefen Schmitt ,  Juergen Hanisch

    发明人： Matthias Knauss ,  Stefen Schmitt ,  Juergen Hanisch

    IPC分类号： G06F13/28

    CPC分类号： G06F13/4291

    摘要： The invention relates to a communication method and interface between a companion chip (CC) and a microcontroller (MC), a communication protocol being transmitted, having a first group of data (10) being drawn on for direct, non-real-time-critical access to the chip (CC), and a second group of data (20) based on which a real-time-critical access to the chip (CC) takes place, the data groups (10, 20) each comprising an operation code (OC), the length of which is shorter in the second data group (20) than in the first data group (10), and each data group (10, 20) being identifiable by the bit pattern of the operation code (OC).

    摘要翻译： 本发明涉及一种在伴随芯片（CC）和微控制器（MC）之间的通信方法和接口，正在传输的通信协议具有第一组数据（10）被绘制用于直接的，非实时的， 关键访问芯片（CC）以及第二组数据（20），基于该第二组数据（20），对芯片（CC）进行实时关键访问，每个数据组（10,20）包括操作代码 （20）中的长度比第一数据组（10）中的长度短于第二数据组（20），并且每个数据组（10,20）可由操作码（OC）的位模式识别， 。