-
公开(公告)号：US07447958B2
公开(公告)日：2008-11-04
申请号：US11429129
申请日：2006-05-04
IPC分类号： G01R31/28
CPC分类号： G01R31/31715
摘要： A parallel data transmission test system can include a receiver section (100) having input selector circuits (104-O to 104-N) that provide a received test data to logic adjust circuits (106-O to 106-N) that “logically align” multiple incoming test values to remove intentionally introduced logic difference (e.g., inversion) with respect to one another. Result combining circuit (108) can logically combine output data values and provide a resulting sequence to a pattern sequence test circuit (110).
摘要翻译： 并行数据传输测试系统可以包括具有输入选择器电路（104-O-104-N）的接收器部分（100），其将接收的测试数据提供给逻辑调整电路（106-O至106-N） “多个输入测试值，以有意引入相互之间的逻辑差异（例如反转）。 结果组合电路（108）可逻辑地组合输出数据值，并将得到的序列提供给模式序列测试电路（110）。
-
2.发明授权Programmable address space built-in self test (BIST) device and method for fault detection 有权可编程地址空间内置自检（BIST）设备和故障检测方法公开(公告)号：US07945823B2
公开(公告)日：2011-05-17
申请号：US11713258
申请日：2007-03-02
IPC分类号： G11C29/00
CPC分类号： G11C29/18 , G11C15/00 , G11C29/16 , G11C29/44 , G11C2029/1208 , G11C2029/3602
摘要： A built-in self-test (BIST) circuit for testing addressable locations can include a BIST generator (202) that can generate test addresses for testing each addressable location. Defective addresses can be stored in a fault address store (216). An address range selector circuit (230) can limit the range of addresses generated by an address generator (234). Once defective addresses for a first range have been detected, an address range selector circuit (230) can test another range. An entire address range can thus be tested regardless of the depth of a fault address store (216).
摘要翻译： 用于测试可寻址位置的内置自检（BIST）电路可以包括可以生成用于测试每个可寻址位置的测试地址的BIST发生器（202）。 有缺陷的地址可以存储在故障地址存储区（216）中。 地址范围选择器电路（230）可以限制由地址发生器（234）产生的地址范围。 一旦已经检测到第一范围的有缺陷的地址，地址范围选择器电路（230）可以测试另一范围。 因此，无论故障地址存储（216）的深度如何，都可以测试整个地址范围。
-
搜索结果
2 条记录 (耗时 0.014 秒)