利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

169 条记录 (耗时 0.022 秒)

    FORMATION OF VERTICAL DEVICES BY ELECTROPLATING
    2.
    发明申请
    FORMATION OF VERTICAL DEVICES BY ELECTROPLATING 有权
    通过电镀形成垂直装置

    公开(公告)号：US20090294989A1

    公开(公告)日：2009-12-03

    申请号：US12538782

    申请日：2009-08-10

    申请人： Hariklia Deligianni ,  Qiang Huang ,  John P. Hummel ,  Lubomyr T. Romankiw ,  Mary B. Rothwell

    发明人： Hariklia Deligianni ,  Qiang Huang ,  John P. Hummel ,  Lubomyr T. Romankiw ,  Mary B. Rothwell

    IPC分类号： H01L23/48

    CPC分类号： H01L21/76879 ,  H01L21/2885 ,  Y10S205/925

    摘要： The present invention is related to a method for forming vertical conductive structures by electroplating. Specifically, a template structure is first formed, which includes a substrate, a discrete metal contact pad located on the substrate surface, an inter-level dielectric (ILD) layer over both the discrete metal contact pad and the substrate, and a metal via structure extending through the ILD layer onto the discrete metal contact pad. Next, a vertical via is formed in the template structure, which extends through the ILD layer onto the discrete metal contact pad. A vertical conductive structure is then formed in the vertical via by electroplating, which is conducted by applying an electroplating current to the discrete metal contact pad through the metal via structure. Preferably, the template structure comprises multiple discrete metal contact pads, multiple metal via structures, and multiple vertical vias for formation of multiple vertical conductive structures.

    摘要翻译： 本发明涉及通过电镀形成垂直导电结构的方法。 具体地，首先形成模板结构，其包括衬底，位于衬底表面上的离散金属接触焊盘，分立金属接触焊盘和衬底两者之间的级间电介质（ILD）层，以及金属通孔结构 延伸穿过ILD层到分立的金属接触垫上。 接下来，在模板结构中形成垂直通孔，其延伸穿过ILD层到分立的金属接触垫上。 然后通过电镀在垂直通孔中形成垂直导电结构，电镀通过通过金属通孔结构将电镀电流施加到离散的金属接触焊盘来进行。 优选地，模板结构包括多个分立的金属接触焊盘，多个金属通孔结构以及用于形成多个垂直导电结构的多个垂直通孔。

    Vertical nanowire FET devices
    3.
    发明授权
    Vertical nanowire FET devices 有权
    垂直纳米线FET器件

    公开(公告)号：US08637849B2

    公开(公告)日：2014-01-28

    申请号：US12984653

    申请日：2011-01-05

    申请人： Hariklia Deligianni ,  Qiang Huang ,  Lubomyr T. Romankiw

    发明人： Hariklia Deligianni ,  Qiang Huang ,  Lubomyr T. Romankiw

    IPC分类号： H01L29/06

    CPC分类号： H01L29/0665 ,  B82Y10/00 ,  H01L21/02521 ,  H01L21/02628 ,  H01L21/02639 ,  H01L29/0676 ,  H01L29/42392 ,  H01L29/66742 ,  H01L29/775 ,  H01L29/78642

    摘要： A Vertical Field Effect Transistor (VFET) formed on a substrate, with a conductive bottom electrode formed thereon. A bottom dielectric spacer layer and a gate dielectric layer surrounded by a gate electrode are formed thereabove. Thereabove is an upper spacer layer. A pore extends therethrough between the electrodes. A columnar Vertical Semiconductor Nanowire (VSN) fills the pore and between the top and bottom electrodes. An FET channel is formed in a central region of the VSN between doped source and drain regions at opposite ends of the VSN. The gate dielectric structure, that is formed on an exterior surface of the VSN above the bottom dielectric spacer layer, separates the VSN from the gate electrode.

    摘要翻译： 形成在衬底上的垂直场效应晶体管（VFET），其上形成有导电底电极。 在其上方形成由栅电极包围的底部电介质隔离层和栅介质层。 以上是上隔离层。 孔在电极之间延伸穿过。 柱状垂直半导体纳米线（VSN）填充孔和顶部和底部电极之间。 在VSN的相对端处的掺杂源极和漏极区域之间的VSN的中心区域中形成FET沟道。 在底部电介质间隔层上方的VSN的外表面上形成的栅极电介质结构将VSN与栅电极分离。

    VERTICAL NANOWIRE FET DEVICES
    10.
    发明申请
    VERTICAL NANOWIRE FET DEVICES 有权
    立式NANOWIRE FET器件

    公开(公告)号：US20110108803A1

    公开(公告)日：2011-05-12

    申请号：US12984653

    申请日：2011-01-05

    申请人： Hariklia Deligianni ,  Qiang Huang ,  Lubomyr T. Romankiw

    发明人： Hariklia Deligianni ,  Qiang Huang ,  Lubomyr T. Romankiw

    IPC分类号： H01L29/775 ,  B82Y99/00

    CPC分类号： H01L29/0665 ,  B82Y10/00 ,  H01L21/02521 ,  H01L21/02628 ,  H01L21/02639 ,  H01L29/0676 ,  H01L29/42392 ,  H01L29/66742 ,  H01L29/775 ,  H01L29/78642

    摘要： A Vertical Field Effect Transistor (VFET) formed on a substrate, with a conductive bottom electrode formed thereon. A bottom dielectric spacer layer and a gate dielectric layer surrounded by a gate electrode are formed thereabove. Thereabove is an upper spacer layer. A pore extends therethrough between the electrodes. A columnar Vertical Semiconductor Nanowire (VSN) fills the pore and between the top and bottom electrodes. An FET channel is formed in a central region of the VSN between doped source and drain regions at opposite ends of the VSN. The gate dielectric structure, that is formed on an exterior surface of the VSN above the bottom dielectric spacer layer, separates the VSN from the gate electrode.

    摘要翻译： 形成在衬底上的垂直场效应晶体管（VFET），其上形成有导电底电极。 在其上方形成由栅电极包围的底部电介质隔离层和栅介质层。 以上是上隔离层。 孔在电极之间延伸穿过。 柱状垂直半导体纳米线（VSN）填充孔和顶部和底部电极之间。 在VSN的相对端处的掺杂源极和漏极区域之间的VSN的中心区域中形成FET沟道。 在底部电介质间隔层上方的VSN的外表面上形成的栅极电介质结构将VSN与栅电极分离。