公开(公告)号：US20100065925A1

公开(公告)日：2010-03-18

申请号：US12424170

申请日：2009-04-15

申请人： Huan-Tsung Huang ,  Shyh-Horng Yang ,  Yuri Masuoka ,  Ken-Ichi Goto

发明人： Huan-Tsung Huang ,  Shyh-Horng Yang ,  Yuri Masuoka ,  Ken-Ichi Goto

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/7833 ,  H01L21/28088 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/6656 ,  H01L29/6659

摘要： The present disclosure provides a semiconductor device. The semiconductor device includes a semiconductor substrate having a source region and a drain region, defining a first dimension from the source to drain; and a gate stack disposed on the semiconductor substrate and partially interposed between the source region and the drain region. The gate stack includes a high k dielectric layer disposed on the semiconductor substrate; a first metal feature disposed on the high k dielectric layer, the first metal gate feature having a first work function and defining a second dimension parallel with the first dimension; and a second metal feature having a second work function different from the first work function and defining a third dimension parallel with the first dimension, the third dimension being less than the second dimension.

摘要翻译： 本发明提供一种半导体器件。 半导体器件包括具有源极区和漏极区的半导体衬底，限定从源极到漏极的第一维度; 以及设置在所述半导体衬底上并部分插入在所述源极区域和所述漏极区域之间的栅极堆叠。 栅极堆叠包括设置在半导体衬底上的高k电介质层; 第一金属特征设置在高k电介质层上，第一金属栅极特征具有第一功函数并限定与第一维平行的第二维度; 以及具有不同于所述第一功函数的第二功函数并且限定与所述第一尺寸平行的第三尺寸的第二金属特征，所述第三尺寸小于所述第二尺寸。

公开(公告)号：US08679926B2

公开(公告)日：2014-03-25

申请号：US13232154

申请日：2011-09-14

申请人： Huan-Tsung Huang ,  Shyh-Horng Yang ,  Yuri Masuoka ,  Ken-Ichi Goto

发明人： Huan-Tsung Huang ,  Shyh-Horng Yang ,  Yuri Masuoka ,  Ken-Ichi Goto

IPC分类号： H01L21/336

CPC分类号： H01L29/7833 ,  H01L21/28088 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/6656 ,  H01L29/6659

摘要： The present disclosure provides a semiconductor device. The semiconductor device includes a semiconductor substrate having a source region and a drain region, defining a first dimension from the source to drain; and a gate stack disposed on the semiconductor substrate and partially interposed between the source region and the drain region. The gate stack includes a high k dielectric layer disposed on the semiconductor substrate; a first metal feature disposed on the high k dielectric layer, the first metal gate feature having a first work function and defining a second dimension parallel with the first dimension; and a second metal feature having a second work function different from the first work function and defining a third dimension parallel with the first dimension, the third dimension being less than the second dimension.

摘要翻译： 本发明提供一种半导体器件。 半导体器件包括具有源极区和漏极区的半导体衬底，限定从源极到漏极的第一维度; 以及设置在所述半导体衬底上并部分插入在所述源极区域和所述漏极区域之间的栅极堆叠。 栅极堆叠包括设置在半导体衬底上的高k电介质层; 第一金属特征设置在高k电介质层上，第一金属栅极特征具有第一功函数并限定与第一维平行的第二维度; 以及具有不同于所述第一功函数的第二功函数并且限定与所述第一尺寸平行的第三尺寸的第二金属特征，所述第三尺寸小于所述第二尺寸。

公开(公告)号：US20120003804A1

公开(公告)日：2012-01-05

申请号：US13232154

申请日：2011-09-14

申请人： Huan-Tsung Huang ,  Shyh-Horng Yang ,  Yuri Masuoka ,  Ken-Ichi Goto

发明人： Huan-Tsung Huang ,  Shyh-Horng Yang ,  Yuri Masuoka ,  Ken-Ichi Goto

IPC分类号： H01L21/336 ,  H01L21/28

CPC分类号： H01L29/7833 ,  H01L21/28088 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/6656 ,  H01L29/6659

摘要： The present disclosure provides a semiconductor device. The semiconductor device includes a semiconductor substrate having a source region and a drain region, defining a first dimension from the source to drain; and a gate stack disposed on the semiconductor substrate and partially interposed between the source region and the drain region. The gate stack includes a high k dielectric layer disposed on the semiconductor substrate; a first metal feature disposed on the high k dielectric layer, the first metal gate feature having a first work function and defining a second dimension parallel with the first dimension; and a second metal feature having a second work function different from the first work function and defining a third dimension parallel with the first dimension, the third dimension being less than the second dimension.

摘要翻译： 本发明提供一种半导体器件。 半导体器件包括具有源极区和漏极区的半导体衬底，限定从源极到漏极的第一维度; 以及设置在所述半导体衬底上并部分插入在所述源极区域和所述漏极区域之间的栅极堆叠。 栅极堆叠包括设置在半导体衬底上的高k电介质层; 第一金属特征设置在高k电介质层上，第一金属栅极特征具有第一功函数并限定与第一维平行的第二维度; 以及具有不同于所述第一功函数的第二功函数并且限定与所述第一尺寸平行的第三尺寸的第二金属特征，所述第三尺寸小于所述第二尺寸。

公开(公告)号：US08030718B2

公开(公告)日：2011-10-04

申请号：US12424170

申请日：2009-04-15

申请人： Huan-Tsung Huang ,  Shyh-Horng Yang ,  Yuri Masuoka ,  Ken-Ichi Goto

发明人： Huan-Tsung Huang ,  Shyh-Horng Yang ,  Yuri Masuoka ,  Ken-Ichi Goto

IPC分类号： H01L29/76

CPC分类号： H01L29/7833 ,  H01L21/28088 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/6656 ,  H01L29/6659

摘要： The present disclosure provides a semiconductor device. The semiconductor device includes a semiconductor substrate having a source region and a drain region, defining a first dimension from the source to drain; and a gate stack disposed on the semiconductor substrate and partially interposed between the source region and the drain region. The gate stack includes a high k dielectric layer disposed on the semiconductor substrate; a first metal feature disposed on the high k dielectric layer, the first metal gate feature having a first work function and defining a second dimension parallel with the first dimension; and a second metal feature having a second work function different from the first work function and defining a third dimension parallel with the first dimension, the third dimension being less than the second dimension.

摘要翻译： 本发明提供一种半导体器件。 半导体器件包括具有源极区和漏极区的半导体衬底，限定从源极到漏极的第一维度; 以及设置在所述半导体衬底上并部分插入在所述源极区域和所述漏极区域之间的栅极堆叠。 栅极堆叠包括设置在半导体衬底上的高k电介质层; 第一金属特征设置在高k电介质层上，第一金属栅极特征具有第一功函数并限定与第一维平行的第二维度; 以及具有不同于所述第一功函数的第二功函数并且限定与所述第一尺寸平行的第三尺寸的第二金属特征，所述第三尺寸小于所述第二尺寸。

公开(公告)号：US08987824B2

公开(公告)日：2015-03-24

申请号：US13301873

申请日：2011-11-22

申请人： Jon-Hsu Ho ,  Chih-Ching Wang ,  Ching-Fang Huang ,  Wen-Hsing Hsieh ,  Tsung-Hsing Yu ,  Yi-Ming Sheu ,  Chih-Chieh Yeh ,  Ken-Ichi Goto ,  Zhiqiang Wu

发明人： Jon-Hsu Ho ,  Chih-Ching Wang ,  Ching-Fang Huang ,  Wen-Hsing Hsieh ,  Tsung-Hsing Yu ,  Yi-Ming Sheu ,  Chih-Chieh Yeh ,  Ken-Ichi Goto ,  Zhiqiang Wu

IPC分类号： H01L27/12 ,  H01L27/092 ,  H01L29/78 ,  H01L29/10

CPC分类号： H01L27/0886 ,  H01L27/0924 ,  H01L29/105 ,  H01L29/7831 ,  H01L29/7833 ,  H01L29/785 ,  H01L29/7851

摘要： A multi-gate semiconductor device is formed including a semiconductor substrate. The multi-gate semiconductor device also includes a first transistor including a first fin portion extending above the semiconductor substrate. The first transistor has a first channel region formed therein. The first channel region includes a first channel region portion doped at a first concentration of a first dopant type and a second channel region portion doped at a second concentration of the first dopant type. The second concentration is higher than the first concentration. The first transistor further includes a first gate electrode layer formed over the first channel region. The first gate electrode layer may be of a second dopant type. The first dopant type may be N-type and the second dopant type may be P-type. The second channel region portion may be formed over the first channel region portion.

摘要翻译： 形成包括半导体衬底的多栅极半导体器件。 多栅半导体器件还包括第一晶体管，其包括在半导体衬底之上延伸的第一鳍部。 第一晶体管具有形成在其中的第一沟道区。 第一沟道区域包括以第一掺杂剂类型的第一浓度掺杂的第一沟道区域部分和以第一掺杂剂类型的第二浓度掺杂的第二沟道区域部分。 第二浓度高于第一浓度。 第一晶体管还包括形成在第一沟道区上的第一栅电极层。 第一栅极电极层可以是第二掺杂剂类型。 第一掺杂剂类型可以是N型，第二掺杂剂类型可以是P型。 第二沟道区域部分可以形成在第一沟道区域部分上。

公开(公告)号：US08623716B2

公开(公告)日：2014-01-07

申请号：US13288047

申请日：2011-11-03

申请人： Chih-Ching Wang ,  Jon-Hsu Ho ,  Ching-Fang Huang ,  Wen-Hsing Hsieh ,  Tsung-Hsing Yu ,  Yi-Ming Sheu ,  Ken-Ichi Goto ,  Zhiqiang Wu

发明人： Chih-Ching Wang ,  Jon-Hsu Ho ,  Ching-Fang Huang ,  Wen-Hsing Hsieh ,  Tsung-Hsing Yu ,  Yi-Ming Sheu ,  Ken-Ichi Goto ,  Zhiqiang Wu

IPC分类号： H01L21/00 ,  H01L21/338 ,  H01L21/336 ,  H01L21/3205

CPC分类号： H01L29/7855 ,  H01L21/823431 ,  H01L21/823821 ,  H01L27/0886 ,  H01L27/0924 ,  H01L29/66795 ,  H01L29/785

摘要： A multi-gate semiconductor device and method for forming the same. A multi-gate semiconductor device is formed including a first fin of a first transistor formed on a semiconductor substrate having a first dopant type. The first transistor has a doped channel region of the first dopant type. The device also includes a second fin of a second transistor formed on the first dopant type semiconductor substrate. The second transistor has a doped channel region of a second dopant type. The device further includes a gate electrode layer of the second dopant type formed over the channel region of the first fin and a gate electrode layer of the first dopant type formed over the channel region of the second fin.

摘要翻译： 一种多栅半导体器件及其制造方法。 形成多栅半导体器件，其包括形成在具有第一掺杂剂类型的半导体衬底上的第一晶体管的第一鳍。 第一晶体管具有第一掺杂剂类型的掺杂沟道区。 该器件还包括形成在第一掺杂剂型半导体衬底上的第二晶体管的第二鳍。 第二晶体管具有第二掺杂剂类型的掺杂沟道区。 该器件还包括形成在第一鳍片的沟道区域上的第二掺杂剂类型的栅极电极层和形成在第二鳍片的沟道区域上的第一掺杂剂类型的栅极电极层。

公开(公告)号：US20130113042A1

公开(公告)日：2013-05-09

申请号：US13288047

申请日：2011-11-03

申请人： Chih-Ching Wang ,  Jon-Hsu Ho ,  Ching-Fang Huang ,  Wen-Hsing Hsieh ,  Tsung-Hsing Yu ,  Yi-Ming Sheu ,  Ken-Ichi Goto ,  Zhiqiang Wu

发明人： Chih-Ching Wang ,  Jon-Hsu Ho ,  Ching-Fang Huang ,  Wen-Hsing Hsieh ,  Tsung-Hsing Yu ,  Yi-Ming Sheu ,  Ken-Ichi Goto ,  Zhiqiang Wu

IPC分类号： H01L27/092 ,  H01L21/336

CPC分类号： H01L29/7855 ,  H01L21/823431 ,  H01L21/823821 ,  H01L27/0886 ,  H01L27/0924 ,  H01L29/66795 ,  H01L29/785

摘要： A multi-gate semiconductor device and method for forming the same. A multi-gate semiconductor device is formed including a first fin of a first transistor formed on a semiconductor substrate having a first dopant type. The first transistor has a doped channel region of the first dopant type. The device also includes a second fin of a second transistor formed on the first dopant type semiconductor substrate. The second transistor has a doped channel region of a second dopant type. The device further includes a gate electrode layer of the second dopant type formed over the channel region of the first fin and a gate electrode layer of the first dopant type formed over the channel region of the second fin.

摘要翻译： 一种多栅半导体器件及其制造方法。 形成多栅半导体器件，其包括形成在具有第一掺杂剂类型的半导体衬底上的第一晶体管的第一鳍。 第一晶体管具有第一掺杂剂类型的掺杂沟道区。 该器件还包括形成在第一掺杂剂型半导体衬底上的第二晶体管的第二鳍。 第二晶体管具有第二掺杂剂类型的掺杂沟道区。 该器件还包括形成在第一鳍片的沟道区域上的第二掺杂剂类型的栅极电极层和形成在第二鳍片的沟道区域上的第一掺杂剂类型的栅极电极层。

公开(公告)号：US08354695B2

公开(公告)日：2013-01-15

申请号：US12880236

申请日：2010-09-13

申请人： Krishna Kumar Bhuwalka ,  Ken-Ichi Goto

发明人： Krishna Kumar Bhuwalka ,  Ken-Ichi Goto

IPC分类号： H01L29/161 ,  H01L29/78

CPC分类号： H01L29/66545 ,  H01L29/66356 ,  H01L29/7391

摘要： A semiconductor device and the methods of forming the same are provided. The semiconductor device includes a low energy band-gap layer comprising a semiconductor material; a gate dielectric on the low energy band-gap layer; a gate electrode over the gate dielectric; a first source/drain region adjacent the gate dielectric, wherein the first source/drain region is of a first conductivity type; and a second source/drain region adjacent the gate dielectric. The second source/drain region is of a second conductivity type opposite the first conductivity type. The low energy band-gap layer is located between the first and the second source/drain regions.

摘要翻译： 提供半导体器件及其形成方法。 半导体器件包括：包含半导体材料的低能带隙层; 低能带隙层上的栅极电介质; 位于栅极电介质上的栅电极; 邻近所述栅极电介质的第一源极/漏极区域，其中所述第一源极/漏极区域是第一导电类型; 以及与栅极电介质相邻的第二源极/漏极区域。 第二源极/漏极区域是与第一导电类型相反的第二导电类型。 低能带隙层位于第一和第二源极/漏极区之间。

公开(公告)号：US20120187486A1

公开(公告)日：2012-07-26

申请号：US13077144

申请日：2011-03-31

申请人： Ken-Ichi Goto ,  Zhiqiang Wu

发明人： Ken-Ichi Goto ,  Zhiqiang Wu

IPC分类号： H01L29/772 ,  H01L21/336

CPC分类号： H01L29/66803 ,  G01N33/6893 ,  H01L29/785 ,  H01L2029/7857

摘要： The present disclosure discloses a method of forming a semiconductor layer on a substrate. The method includes patterning the semiconductor layer into a fin structure. The method includes forming a gate dielectric layer and a gate electrode layer over the fin structure. The method includes patterning the gate dielectric layer and the gate electrode layer to form a gate structure in a manner so that the gate structure wraps around a portion of the fin structure. The method includes performing a plurality of implantation processes to form source/drain regions in the fin structure. The plurality of implantation processes are carried out in a manner so that a doping profile across the fin structure is non-uniform, and a first region of the portion of the fin structure that is wrapped around by the gate structure has a lower doping concentration level than other regions of the fin structure.

摘要翻译： 本公开公开了一种在衬底上形成半导体层的方法。 该方法包括将半导体层图案化成翅片结构。 该方法包括在鳍结构上形成栅介电层和栅电极层。 该方法包括以栅极结构缠绕翅片结构的一部分的方式构图栅极电介质层和栅极电极层以形成栅极结构。 该方法包括执行多个注入工艺以在散热片结构中形成源极/漏极区域。 多个注入工艺以这样一种方式进行，使得跨鳍片结构的掺杂分布不均匀，鳍结构部分被栅极结构缠绕的部分的第一区域具有较低的掺杂浓度水平 比其他地区的鳍结构。

公开(公告)号：US20100327321A1

公开(公告)日：2010-12-30

申请号：US12880236

申请日：2010-09-13

申请人： Krishna Kumar Bhuwalka ,  Ken-Ichi Goto

发明人： Krishna Kumar Bhuwalka ,  Ken-Ichi Goto

IPC分类号： H01L29/78

CPC分类号： H01L29/66545 ,  H01L29/66356 ,  H01L29/7391

摘要： A semiconductor device and the methods of forming the same are provided. The semiconductor device includes a low energy band-gap layer comprising a semiconductor material; a gate dielectric on the low energy band-gap layer; a gate electrode over the gate dielectric; a first source/drain region adjacent the gate dielectric, wherein the first source/drain region is of a first conductivity type; and a second source/drain region adjacent the gate dielectric. The second source/drain region is of a second conductivity type opposite the first conductivity type. The low energy band-gap layer is located between the first and the second source/drain regions.

摘要翻译： 提供半导体器件及其形成方法。 半导体器件包括：包含半导体材料的低能带隙层; 低能带隙层上的栅极电介质; 位于栅极电介质上的栅电极; 邻近所述栅极电介质的第一源极/漏极区域，其中所述第一源极/漏极区域是第一导电类型; 以及与栅极电介质相邻的第二源极/漏极区域。 第二源极/漏极区域是与第一导电类型相反的第二导电类型。 低能带隙层位于第一和第二源极/漏极区之间。