利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

15 条记录 (耗时 0.034 秒)

    Semiconductor memory device and method for forming the same
    1.
    发明申请
    Semiconductor memory device and method for forming the same 审中-公开
    半导体存储器件及其形成方法

    公开(公告)号：US20080061334A1

    公开(公告)日：2008-03-13

    申请号：US11896952

    申请日：2007-09-07

    申请人： Ju-Young Jung ,  Suk-Ho Joo ,  Jung-Hoon Park ,  Heung-Jin Joo ,  Hee-San Kim ,  Seung-Kuk Kang ,  Do-Yeon Choi

    发明人： Ju-Young Jung ,  Suk-Ho Joo ,  Jung-Hoon Park ,  Heung-Jin Joo ,  Hee-San Kim ,  Seung-Kuk Kang ,  Do-Yeon Choi

    IPC分类号： H01L29/94 ,  H01L21/02

    CPC分类号： H01L27/11507 ,  H01L21/76849 ,  H01L21/7687 ,  H01L23/5226 ,  H01L27/11502 ,  H01L28/55 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A semiconductor memory device and a method for forming the same. The method includes forming an insulating layer on a semiconductor substrate having a conductive region, forming a contact hole that exposes the conductive region by etching the insulating layer, forming a barrier metal layer that covers a sidewall and a bottom of the contact hole, and forming a contact plug in the contact hole by interposing the barrier metal layer therebetween. An etching process may be preformed that recesses the barrier metal layer and the contact plug in such a manner that a top surface of the contact plug protrudes upward beyond a top surface of the barrier metal layer. A capping plug may be formed covering the recessed barrier metal layer and the recessed contact plug. A capacitor may be formed on the capping plug.

    摘要翻译： 一种半导体存储器件及其形成方法。 该方法包括在具有导电区域的半导体衬底上形成绝缘层，形成通过蚀刻绝缘层而暴露导电区域的接触孔，形成覆盖接触孔的侧壁和底部的阻挡金属层，以及形成 通过在其间插入阻挡金属层，在接触孔中形成接触塞。 可以进行蚀刻工艺，其以使得接触插头的顶表面向上突出超过阻挡金属层的顶表面的方式使阻挡金属层和接触插塞凹陷。 可以形成覆盖凹陷的阻挡金属层和凹入的接触插塞的封盖塞。 可以在封盖上形成电容器。

    Methods for forming phase changeable memory devices
    2.
    发明授权
    Methods for forming phase changeable memory devices 有权
    用于形成相变存储器件的方法

    公开(公告)号：US07037749B2

    公开(公告)日：2006-05-02

    申请号：US10780246

    申请日：2004-02-18

    申请人： Hideki Horii ,  Suk-Ho Joo ,  Ji-Hye Yi

    发明人： Hideki Horii ,  Suk-Ho Joo ,  Ji-Hye Yi

    IPC分类号： H01L21/00 ,  H01L51/40

    CPC分类号： H01L45/06 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/1293 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1625 ,  H01L45/1675

    摘要： A phase-changeable memory device may include a substrate, an insulating layer on the substrate, first and second electrodes, and a pattern of a phase-changeable material between the first and second electrodes. More particularly, the insulating layer may have a hole therein, and the first electrode may be in the hole in the insulating layer. Moreover, portions of the second electrode may extend beyond an edge of the pattern of phase-changeable material. Related methods are also discussed.

    摘要翻译： 可相变存储器件可以包括衬底，衬底上的绝缘层，第一和第二电极以及第一和第二电极之间的相变材料的图案。 更具体地，绝缘层可以在其中具有孔，并且第一电极可以在绝缘层中的孔中。 此外，第二电极的部分可以延伸超过相变材料图案的边缘。 还讨论了相关方法。

    Phase changeable memory device structures
    3.
    发明授权
    Phase changeable memory device structures 有权
    相变存储器件结构

    公开(公告)号：US07763878B2

    公开(公告)日：2010-07-27

    申请号：US12132920

    申请日：2008-06-04

    申请人： Hideki Horii ,  Suk-Ho Joo ,  Ji-Hye Yi

    发明人： Hideki Horii ,  Suk-Ho Joo ,  Ji-Hye Yi

    IPC分类号： H01L45/00

    CPC分类号： H01L45/06 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/1293 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1625 ,  H01L45/1675

    摘要： A phase-changeable memory device may include a substrate, an insulating layer on the substrate, first and second electrodes, and a pattern of a phase-changeable material between the first and second electrodes. More particularly, the insulating layer may have a hole therein, and the first electrode may be in the hole in the insulating layer. Moreover, portions of the second electrode may extend beyond an edge of the pattern of phase-changeable material. Related methods are also discussed.

    摘要翻译： 可相变存储器件可以包括衬底，衬底上的绝缘层，第一和第二电极以及第一和第二电极之间的相变材料的图案。 更具体地，绝缘层可以在其中具有孔，并且第一电极可以在绝缘层中的孔中。 此外，第二电极的部分可以延伸超过相变材料图案的边缘。 还讨论了相关方法。

    Methods of manufacturing ferroelectric capacitors and semiconductor devices
    4.
    发明申请
    Methods of manufacturing ferroelectric capacitors and semiconductor devices 审中-公开
    制造铁电电容器和半导体器件的方法

    公开(公告)号：US20060273366A1

    公开(公告)日：2006-12-07

    申请号：US11447545

    申请日：2006-06-06

    申请人： Hwa-Young Ko ,  Suk-Ho Joo ,  Byoung-Jae Bae ,  Hee-Seok Kim ,  Kyung-Rae Byun ,  Jin-Hwan Ham

    发明人： Hwa-Young Ko ,  Suk-Ho Joo ,  Byoung-Jae Bae ,  Hee-Seok Kim ,  Kyung-Rae Byun ,  Jin-Hwan Ham

    IPC分类号： H01L29/94

    CPC分类号： H01L28/55 ,  H01L21/32139 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/65

    摘要： In a method of manufacturing a ferroelectric capacitor, a lower electrode layer is formed on a substrate. The lower electrode layer includes at least one lower electrode film. A ferroelectric layer is formed on the lower electrode layer, and then an upper electrode layer is formed on the ferroelectric layer. A hard mask structure is formed on the upper electrode layer. The hard mask structure includes a first hard mask and a second hard mask. An upper electrode, a ferroelectric layer pattern and a lower electrode are formed by partially etching the upper electrode layer, the ferroelectric layer and the lower electrode layer using the hard mask structure. The hard mask structure may prevent damage to the ferroelectric layer and may enlarge an effective area of the ferroelectric capacitor so that the ferroelectric capacitor may have enhanced electrical and ferroelectric characteristics.

    摘要翻译： 在制造铁电电容器的方法中，在基板上形成下电极层。 下电极层包括至少一个下电极膜。 在下电极层上形成铁电体层，在铁电层上形成上电极层。 在上电极层上形成硬掩模结构。 硬掩模结构包括第一硬掩模和第二硬掩模。 通过使用硬掩模结构部分蚀刻上电极层，铁电层和下电极层，形成上电极，铁电层图案和下电极。 硬掩模结构可以防止对铁电层的损坏，并且可以增加铁电电容器的有效面积，使得铁电电容器可以具有增强的电和铁电特性。

    Methods of manufacturing a semiconductor device and a semiconductor memory device thereby
    5.
    发明授权
    Methods of manufacturing a semiconductor device and a semiconductor memory device thereby 有权
    因此制造半导体器件和半导体存储器件的方法

    公开(公告)号：US08557661B2

    公开(公告)日：2013-10-15

    申请号：US13314627

    申请日：2011-12-08

    申请人： Han-Geun Yu ,  Gyung-Jin Min ,  Seong-Soo Lee ,  Suk-Ho Joo ,  Yoo-Chul Kong ,  Dae-Hyun Jang

    发明人： Han-Geun Yu ,  Gyung-Jin Min ,  Seong-Soo Lee ,  Suk-Ho Joo ,  Yoo-Chul Kong ,  Dae-Hyun Jang

    IPC分类号： H01L29/78 ,  H01L21/336

    CPC分类号： H01L27/11565 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/32139 ,  H01L27/11575 ,  H01L27/11582

    摘要： A method of manufacturing a semiconductor device comprises forming memory cells on a memory cell region, alternately forming a sacrificial layer and an insulating interlayer on a connection region for providing wirings configured to electrically connect the memory cells, forming an etching mask pattern including etching mask pattern elements on a top sacrificial layer, forming blocking sidewalls on either sidewalls of each of the etching mask pattern element, forming a first photoresist pattern selectively exposing a first blocking sidewall furthermost from the memory cell region and covering the other blocking sidewalls, etching the exposed top sacrificial layer and an insulating interlayer to expose a second sacrificial layer, forming a second photoresist pattern by laterally removing the first photoresist pattern to the extent that a second blocking sidewall is exposed, and etching the exposed top and second sacrificial layers and the insulating interlayers to form a staircase shaped side edge portion.

    摘要翻译： 一种制造半导体器件的方法包括在存储单元区域上形成存储单元，在连接区域上交替地形成牺牲层和绝缘中间层，以提供配置为电连接存储单元的布线，形成包括蚀刻掩模图案 在顶部牺牲层上的元件，在每个蚀刻掩模图案元件的每个侧壁上形成阻挡侧壁，形成第一光致抗蚀剂图案，选择性地将第一阻挡侧壁从存储器单元区域最远地覆盖并覆盖其它阻挡侧壁，蚀刻暴露顶部 牺牲层和绝缘中间层以暴露第二牺牲层，通过横向去除第一光致抗蚀剂图案至第二阻挡侧壁暴露的程度形成第二光致抗蚀剂图案，并将暴露的顶部和第二牺牲层和绝缘夹层蚀刻到 形成一个楼梯形状 d侧边缘部分。

    Phase changable memory device structures
    7.
    发明授权
    Phase changable memory device structures 有权
    相变存储器件结构

    公开(公告)号：US07397092B2

    公开(公告)日：2008-07-08

    申请号：US11364950

    申请日：2006-03-01

    申请人： Hideki Horii ,  Suk-Ho Joo ,  Ji-Hye Yi

    发明人： Hideki Horii ,  Suk-Ho Joo ,  Ji-Hye Yi

    IPC分类号： H01L29/76 ,  H01L29/94 ,  H01L31/00

    CPC分类号： H01L45/06 ,  H01L27/2436 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/1293 ,  H01L45/143 ,  H01L45/144 ,  H01L45/1625 ,  H01L45/1675

    摘要： A phase-changeable memory device may include a substrate, an insulating layer on the substrate, first and second electrodes, and a pattern of a phase-changeable material between the first and second electrodes. More particularly, the insulating layer may have a hole therein, and the first electrode may be in the hole in the insulating layer. Moreover, portions of the second electrode may extend beyond an edge of the pattern of phase-changeable material. Related methods are also discussed.

    摘要翻译： 可相变存储器件可以包括衬底，衬底上的绝缘层，第一和第二电极以及第一和第二电极之间的相变材料的图案。 更具体地，绝缘层可以在其中具有孔，并且第一电极可以在绝缘层中的孔中。 此外，第二电极的部分可以延伸超过相变材料图案的边缘。 还讨论了相关方法。

    Method of forming contact structure
    9.
    发明授权
    Method of forming contact structure 有权
    形成接触结构的方法

    公开(公告)号：US08236682B2

    公开(公告)日：2012-08-07

    申请号：US12750157

    申请日：2010-03-30

    申请人： Kyung-Rae Byun ,  Suk-Ho Joo ,  Min-Joon Park

    发明人： Kyung-Rae Byun ,  Suk-Ho Joo ,  Min-Joon Park

    IPC分类号： H01L21/4763

    CPC分类号： H01L21/76879 ,  H01L21/76823 ,  H01L21/76843 ,  H01L21/76867 ,  H01L21/76876 ,  H01L2221/1094 ,  Y10S977/742 ,  Y10S977/936

    摘要： Provided is a method of forming a contact structure. The method includes forming a conductive pattern on a substrate. An interlayer insulating layer covering the conductive pattern is formed. The interlayer insulating layer is patterned to form an opening partially exposing the conductive pattern. An oxide layer is formed on substantially the entire surface of the substrate on which the opening is formed. A reduction process is performed to reduce the oxide layer. Here, the oxide layer on a bottom region of the opening is reduced to a catalyst layer, and the oxide layer on a region other than the bottom region of the opening is reduced to a non-catalyst layer. A nano material is grown from the catalyst layer, so that a contact plug is formed in the opening.

    摘要翻译： 提供一种形成接触结构的方法。 该方法包括在衬底上形成导电图案。 形成覆盖导电图案的层间绝缘层。 图案化层间绝缘层以形成部分地暴露导电图案的开口。 在其上形成有开口的基板的整个表面上形成氧化物层。 进行还原处理以减少氧化物层。 这里，开口底部的氧化物层被还原为催化剂层，除开口底部以外的区域的氧化物层还原为非催化剂层。 从催化剂层生长纳米材料，使得在开口中形成接触塞。

    METHOD OF FORMING CONTACT STRUCTURE
    10.
    发明申请
    METHOD OF FORMING CONTACT STRUCTURE 有权
    形成接触结构的方法

    公开(公告)号：US20100255674A1

    公开(公告)日：2010-10-07

    申请号：US12750157

    申请日：2010-03-30

    申请人： Kyung-Rae BYUN ,  Suk-Ho Joo ,  Min-Joon Park

    发明人： Kyung-Rae BYUN ,  Suk-Ho Joo ,  Min-Joon Park

    IPC分类号： H01L21/768

    CPC分类号： H01L21/76879 ,  H01L21/76823 ,  H01L21/76843 ,  H01L21/76867 ,  H01L21/76876 ,  H01L2221/1094 ,  Y10S977/742 ,  Y10S977/936

    摘要： Provided is a method of forming a contact structure. The method includes forming a conductive pattern on a substrate. An interlayer insulating layer covering the conductive pattern is formed. The interlayer insulating layer is patterned to form an opening partially exposing the conductive pattern. An oxide layer is formed on substantially the entire surface of the substrate on which the opening is formed. A reduction process is performed to reduce the oxide layer. Here, the oxide layer on a bottom region of the opening is reduced to a catalyst layer, and the oxide layer on a region other than the bottom region of the opening is reduced to a non-catalyst layer. A nano material is grown from the catalyst layer, so that a contact plug is formed in the opening.

    摘要翻译： 提供一种形成接触结构的方法。 该方法包括在衬底上形成导电图案。 形成覆盖导电图案的层间绝缘层。 图案化层间绝缘层以形成部分地暴露导电图案的开口。 在其上形成有开口的基板的整个表面上形成氧化物层。 进行还原处理以减少氧化物层。 这里，开口底部的氧化物层被还原为催化剂层，除开口底部以外的区域的氧化物层还原为非催化剂层。 从催化剂层生长纳米材料，使得在开口中形成接触塞。