公开(公告)号：US20150111369A1

公开(公告)日：2015-04-23

申请号：US14484456

申请日：2014-09-12

申请人： Jun-youn KIM ,  Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Young-soo PARK ,  Su-hee CHAE

发明人： Jun-youn KIM ,  Young-jo TAK ,  Jae-kyun KIM ,  Joo-sung KIM ,  Young-soo PARK ,  Su-hee CHAE

IPC分类号： H01L33/00 ,  H01S5/343 ,  H01L33/32 ,  H01L33/06 ,  H01L33/12

CPC分类号： H01L33/0025 ,  H01L21/02381 ,  H01L21/02433 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/0254 ,  H01L33/007 ,  H01L33/0079 ,  H01L33/12 ,  H01L33/32

摘要： A semiconductor buffer structure includes a silicon substrate, a nucleation layer formed on the silicon substrate, and a buffer layer formed on the nucleation layer. The buffer layer includes a first layer formed of a nitride semiconductor material having a uniform composition rate, a second layer formed of the same material as the nucleation layer on the first layer, and a third layer formed of the same material with the same composition ratio as the first layer on the second layer.

摘要翻译： 半导体缓冲结构包括硅衬底，形成在硅衬底上的成核层和形成在成核层上的缓冲层。 缓冲层包括由具有均匀组成比的氮化物半导体材料形成的第一层，由与第一层上的成核层相同的材料形成的第二层和由相同组成比的相同材料形成的第三层 作为第二层的第一层。

公开(公告)号：US20130139966A1

公开(公告)日：2013-06-06

申请号：US13619521

申请日：2012-09-14

申请人： Su-hee CHAE ,  Jun-youn KIM ,  Young-soo PARK ,  Jae-won LEE ,  Young-jo TAK ,  Hyun-gi HONG

发明人： Su-hee CHAE ,  Jun-youn KIM ,  Young-soo PARK ,  Jae-won LEE ,  Young-jo TAK ,  Hyun-gi HONG

IPC分类号： H01L21/306

CPC分类号： H01L21/67086 ,  H01L21/67346 ,  H01L33/0079

摘要： A jig for use in etching supports an etching target while an etching process is performed and surrounds a remaining region of the etching target except for a portion of the etching target, so as to expose the portion of the etching target. Accordingly, a stable support of the etching target during the etching process may be provided, and thus an etching of an undesired region may be prevented, and a stable production yield may be accomplished.

摘要翻译： 用于蚀刻的夹具在执行蚀刻处理的同时支持蚀刻目标，并且围绕除了蚀刻靶的一部分之外的蚀刻靶的剩余区域，以暴露蚀刻靶的部分。 因此，可以提供在蚀刻工艺期间对蚀刻靶的稳定支撑，因此可以防止对不需要的区域的蚀刻，并且可以实现稳定的生产率。

公开(公告)号：US20130140567A1

公开(公告)日：2013-06-06

申请号：US13614315

申请日：2012-09-13

申请人： Jun-youn KIM ,  Jae-Kyun KIM ,  Su-hee CHAE ,  Hyun-gi HONG

发明人： Jun-youn KIM ,  Jae-Kyun KIM ,  Su-hee CHAE ,  Hyun-gi HONG

IPC分类号： H01L29/04 ,  H01L21/20 ,  H01L21/425 ,  H01L29/06

CPC分类号： C30B25/186 ,  C30B29/06 ,  C30B29/403 ,  H01L21/02381 ,  H01L21/0243 ,  H01L21/0254 ,  H01L21/02639 ,  H01L21/02658

摘要： Crack formation and propagation in a silicon substrate may be reduced by forming a crack reducing portion. The silicon substrate includes a silicon main portion and a silicon edge portion formed around the silicon main portion. The crack reducing portion is formed on the silicon edge portion of the silicon substrate such that the directions of crystal faces in the crack reducing portion are randomly oriented.

摘要翻译： 可以通过形成裂纹减少部分来减少硅衬底中的裂纹形成和传播。 硅基板包括硅主体部分和形成在硅主体部分周围的硅边缘部分。 在硅基板的硅边缘部分上形成裂纹减少部分，使得裂纹缩小部分中的晶面的方向随机取向。

公开(公告)号：US20130069074A1

公开(公告)日：2013-03-21

申请号：US13610025

申请日：2012-09-11

申请人： Jae-won LEE ,  Su-hee CHAE ,  Jun-youn KIM ,  In-jun HWANG ,  Hyo-ji CHOI

发明人： Jae-won LEE ,  Su-hee CHAE ,  Jun-youn KIM ,  In-jun HWANG ,  Hyo-ji CHOI

IPC分类号： H01L29/778 ,  H01L21/335 ,  H01L29/205

CPC分类号： H01L29/0649 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

摘要： According to an example embodiment, a power device includes a substrate, a nitride-containing stack on the substrate, and an electric field dispersion unit. Source, drain, and gate electrodes are on the nitride-containing stack. The nitride-containing stack includes a first region that is configured to generate a larger electric field than that of a second region of the nitride-containing stack. The electric field dispersion unit may be between the substrate and the first region of the nitride-containing stack.

摘要翻译： 根据示例性实施例，功率器件包括衬底，衬底上的含氮化物的叠层和电场分散单元。 源极，漏极和栅电极位于含氮化物的堆叠上。 含氮化物的堆叠包括被配置为产生比含氮化物堆叠的第二区域更大的电场的第一区域。 电场分散单元可以在衬底和含氮化物堆叠的第一区域之间。