利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

122 条记录 (耗时 0.025 秒)

    Magnetic Random Access Memory (MRAM) Layout with Uniform Pattern
    1.
    发明申请
    Magnetic Random Access Memory (MRAM) Layout with Uniform Pattern 有权
    具有统一图案的磁性随机存取存储器（MRAM）布局

    公开(公告)号：US20120087184A1

    公开(公告)日：2012-04-12

    申请号：US12901074

    申请日：2010-10-08

    申请人： Kangho Lee ,  Tae Hyun Kim ,  Xia Li ,  Jung Pill Kim ,  Seung H. Kang

    发明人： Kangho Lee ,  Tae Hyun Kim ,  Xia Li ,  Jung Pill Kim ,  Seung H. Kang

    IPC分类号： G11C11/14 ,  H01R43/00

    CPC分类号： G11C5/025 ,  G11C5/08 ,  G11C11/165 ,  H01L27/0207 ,  Y10T29/49117

    摘要： A large scale memory array includes a uniform pattern of uniformly sized dummy bit cells and active bit cells. Sub-arrays within the large scale memory array are separated by the dummy bit cells. Signal distribution circuitry is formed with a width or height corresponding to the width or height of the dummy bit cells so that the signal distribution circuitry occupies the same footprint as the dummy bit cells without disrupting the uniform pattern across the large scale array. Edge dummy cells of a similar size or larger than the standard size bit cells may be placed around the edge of the large scale array to further reduce pattern loading affects.

    摘要翻译： 大规模存储器阵列包括统一大小的虚拟位单元和有源位单元的均匀图案。 大规模存储器阵列中的子阵列由虚拟位单元分隔开。 信号分配电路形成为具有对应于虚拟位单元的宽度或高度的宽度或高度，使得信号分配电路占据与虚拟位单元相同的覆盖区，而不会破坏整个大规模阵列上的均匀图案。 类似大小或大于标准尺寸位单元的边缘虚拟单元可以放置在大规模阵列的边缘周围，以进一步减少图案负载影响。

    Magnetic random access memory (MRAM) layout with uniform pattern
    4.
    发明授权
    Magnetic random access memory (MRAM) layout with uniform pattern 有权
    具有均匀图案的磁性随机存取存储器（MRAM）布局

    公开(公告)号：US08441850B2

    公开(公告)日：2013-05-14

    申请号：US12901074

    申请日：2010-10-08

    申请人： Kangho Lee ,  Tae Hyun Kim ,  Xia Li ,  Jung Pill Kim ,  Seung H. Kang

    发明人： Kangho Lee ,  Tae Hyun Kim ,  Xia Li ,  Jung Pill Kim ,  Seung H. Kang

    IPC分类号： G11C11/14

    CPC分类号： G11C5/025 ,  G11C5/08 ,  G11C11/165 ,  H01L27/0207 ,  Y10T29/49117

    摘要： A large scale memory array includes a uniform pattern of uniformly sized dummy bit cells and active bit cells. Sub-arrays within the large scale memory array are separated by the dummy bit cells. Signal distribution circuitry is formed with a width or height corresponding to the width or height of the dummy bit cells so that the signal distribution circuitry occupies the same footprint as the dummy bit cells without disrupting the uniform pattern across the large scale array. Edge dummy cells of a similar size or larger than the standard size bit cells may be placed around the edge of the large scale array to further reduce pattern loading affects.

    摘要翻译： 大规模存储器阵列包括统一大小的虚拟位单元和有源位单元的均匀图案。 大规模存储器阵列中的子阵列由虚拟位单元分隔开。 信号分配电路形成为具有对应于虚拟位单元的宽度或高度的宽度或高度，使得信号分配电路占据与虚拟位单元相同的覆盖区，而不会破坏整个大规模阵列上的均匀图案。 类似大小或大于标准尺寸位单元的边缘虚拟单元可以放置在大规模阵列的边缘周围，以进一步减少图案负载影响。

    THREE PORT MTJ STRUCTURE AND INTEGRATION
    10.
    发明申请
    THREE PORT MTJ STRUCTURE AND INTEGRATION 有权
    三港MTJ结构与整合

    公开(公告)号：US20130114336A1

    公开(公告)日：2013-05-09

    申请号：US13356720

    申请日：2012-01-24

    申请人： Xia Li ,  Xiaochun Zhu ,  Seung H. Kang ,  Jung Pill Kim ,  Wah Nam Hsu ,  Taehyun Kim ,  Kangho Lee

    发明人： Xia Li ,  Xiaochun Zhu ,  Seung H. Kang ,  Jung Pill Kim ,  Wah Nam Hsu ,  Taehyun Kim ,  Kangho Lee

    IPC分类号： G11C11/14 ,  H01L21/8246 ,  H01L29/82

    CPC分类号： G11C11/161 ,  G11C8/16 ,  G11C11/16 ,  G11C11/1659 ,  H01L27/228 ,  H01L43/08

    摘要： A two-transistor one-MTJ (2T1MTJ) three port structure includes two separate pin layer structures coupled to one free layer structure. The pin layer structures may include an anti-ferromagnetic layer (AFM) layer coupled to a pin layer. The free layer structure includes free layer coupled to a barrier layer and a cap layer. The free layer structure may include a thin barrier layer coupled to each of the pin layer stacks. The three port MTJ structure provides separate write and read paths which improve read sensing margin without increasing write voltage or current. The three port MTJ structure may be fabricated with a simple two step MTJ etch process.

    摘要翻译： 双晶体管单MTJ（2T1MTJ）三端口结构包括耦合到一个自由层结构的两个独立的引脚层结构。 引脚层结构可以包括耦合到引脚层的反铁磁层（AFM）层。 自由层结构包括耦合到阻挡层和盖层的自由层。 自由层结构可以包括耦合到每个引脚层堆叠的薄势垒层。 三端口MTJ结构提供单独的写入和读取路径，从而提高读取感测余量，而不增加写入电压或电流。 三端口MTJ结构可以用简单的两步MTJ蚀刻工艺制造。