公开(公告)号：US09372524B2

公开(公告)日：2016-06-21

申请号：US13326605

申请日：2011-12-15

申请人： Krishnakanth V. Sistla ,  Mark Rowland ,  Ankush Varma ,  Ian M. Steiner ,  Matthew Bace ,  Daniel Borkowski ,  Vivek Garg ,  Cagdas Akturan ,  Avinash N. Ananthakrishnan

发明人： Krishnakanth V. Sistla ,  Mark Rowland ,  Ankush Varma ,  Ian M. Steiner ,  Matthew Bace ,  Daniel Borkowski ,  Vivek Garg ,  Cagdas Akturan ,  Avinash N. Ananthakrishnan

IPC分类号： G06F1/00 ,  G06F1/32

CPC分类号： G06F9/5094 ,  G06F1/3206 ,  G06F1/3228 ,  G06F1/3234 ,  G06F1/324 ,  G06F1/3287 ,  Y02D10/126 ,  Y02D10/171

摘要： In one embodiment, the present invention includes a multicore processor having a power controller with logic to dynamically switch a power management policy from a power biased policy to a performance biased policy when a utilization of the processor exceeds a threshold level. Thus at low utilizations, reduced power consumption can be realized, while at higher utilizations, greater performance can be realized. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有功率控制器的多核处理器，所述功率控制器具有在处理器的利用率超过阈值水平时将功率管理策略从功率偏置策略动态切换到性能偏差策略的逻辑。 因此，在低利用率下，可以实现降低的功率消耗，而在更高的利用率下，可以实现更高的性能。 描述和要求保护其他实施例。

公开(公告)号：US20120144217A1

公开(公告)日：2012-06-07

申请号：US13326605

申请日：2011-12-15

申请人： Krishnakanth V. Sistla ,  Mark Rowland ,  Ankush Varma ,  Ian M. Steiner ,  Matthew Bace ,  Daniel Borkowski ,  Vivek Garg ,  Cagdas Akturan ,  Avinash N. Ananthakrishnan

发明人： Krishnakanth V. Sistla ,  Mark Rowland ,  Ankush Varma ,  Ian M. Steiner ,  Matthew Bace ,  Daniel Borkowski ,  Vivek Garg ,  Cagdas Akturan ,  Avinash N. Ananthakrishnan

IPC分类号： G06F1/32 ,  G06F1/00

CPC分类号： G06F9/5094 ,  G06F1/3206 ,  G06F1/3228 ,  G06F1/3234 ,  G06F1/324 ,  G06F1/3287 ,  Y02D10/126 ,  Y02D10/171

摘要： In one embodiment, the present invention includes a multicore processor having a power controller with logic to dynamically switch a power management policy from a power biased policy to a performance biased policy when a utilization of the processor exceeds a threshold level. Thus at low utilizations, reduced power consumption can be realized, while at higher utilizations, greater performance can be realized. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有功率控制器的多核处理器，所述功率控制器具有在处理器的利用率超过阈值水平时将功率管理策略从功率偏置策略动态切换到性能偏差策略的逻辑。 因此，在低利用率下，可以实现降低的功率消耗，而在更高的利用率下，可以实现更高的性能。 描述和要求保护其他实施例。

公开(公告)号：US09098261B2

公开(公告)日：2015-08-04

申请号：US13326586

申请日：2011-12-15

申请人： Krishnakanth V. Sistla ,  Jeremy Shrall ,  Stephen H. Gunther ,  Efraim Rotem ,  Alon Naveh ,  Eliezer Weissmann ,  Anil Aggarwal ,  Martin T. Rowland ,  Ankush Varma ,  Ian M. Steiner ,  Matthew Bace ,  Avinash N. Ananthakrishnan ,  Jason Brandt

发明人： Krishnakanth V. Sistla ,  Jeremy Shrall ,  Stephen H. Gunther ,  Efraim Rotem ,  Alon Naveh ,  Eliezer Weissmann ,  Anil Aggarwal ,  Martin T. Rowland ,  Ankush Varma ,  Ian M. Steiner ,  Matthew Bace ,  Avinash N. Ananthakrishnan ,  Jason Brandt

IPC分类号： G06F1/26 ,  G06F1/32

CPC分类号： G06F1/3275 ,  G06F1/266 ,  G06F1/3203 ,  G06F1/3206 ,  G06F1/3234

摘要： In one embodiment, the present invention includes a processor having a core and a power controller to control power management features of the processor. The power controller can receive an energy performance bias (EPB) value from the core and access a power-performance tuning table based on the value. Using information from the table, at least one setting of a power management feature can be updated. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有核心的处理器和用于控制处理器的电源管理特征的功率控制器。 功率控制器可以从核心接收能量性能偏差（EPB）值，并根据该值访问功率性能调谐表。 使用表中的信息，可以更新电源管理功能的至少一个设置。 描述和要求保护其他实施例。

公开(公告)号：US20130179706A1

公开(公告)日：2013-07-11

申请号：US13782473

申请日：2013-03-01

申请人： Krishnakanth V. Sistla ,  Jeremy Shrall ,  Stephen H. Gunther ,  Efraim Rotem ,  Alon Naveh ,  Eliezer Weissmann ,  Anil Aggarwal ,  Martin T. Rowland ,  Ankush Varma ,  Ian M. Steiner ,  Matthew Bace ,  Avinash N. Ananthakrishnan ,  Jason Brandt

发明人： Krishnakanth V. Sistla ,  Jeremy Shrall ,  Stephen H. Gunther ,  Efraim Rotem ,  Alon Naveh ,  Eliezer Weissmann ,  Anil Aggarwal ,  Martin T. Rowland ,  Ankush Varma ,  Ian M. Steiner ,  Matthew Bace ,  Avinash N. Ananthakrishnan ,  Jason Brandt

IPC分类号： G06F1/26

CPC分类号： G06F1/3275 ,  G06F1/266 ,  G06F1/3203 ,  G06F1/3206 ,  G06F1/3234

摘要： In one embodiment, the present invention includes a processor having a core and a power controller to control power management features of the processor. The power controller can receive an energy performance bias (EPB) value from the core and access a power-performance tuning table based on the value. Using information from the table, at least one setting of a power management feature can be updated. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有核心的处理器和用于控制处理器的电源管理特征的功率控制器。 功率控制器可以从核心接收能量性能偏差（EPB）值，并根据该值访问功率性能调谐表。 使用表中的信息，可以更新电源管理功能的至少一个设置。 描述和要求保护其他实施例。

公开(公告)号：US20120204042A1

公开(公告)日：2012-08-09

申请号：US13326586

申请日：2011-12-15

申请人： Krishnakanth V. Sistla ,  Jeremy Shrall ,  Stephen H. Gunther ,  Efraim Rotem ,  Alon Naveh ,  Eliezer Weissmann ,  Anil Aggarwal ,  Martin T. Rowland ,  Ankush Varma ,  Ian M. Steiner ,  Matthew Bace ,  Avinash N. Ananthakrishnan ,  Jason Brandt

发明人： Krishnakanth V. Sistla ,  Jeremy Shrall ,  Stephen H. Gunther ,  Efraim Rotem ,  Alon Naveh ,  Eliezer Weissmann ,  Anil Aggarwal ,  Martin T. Rowland ,  Ankush Varma ,  Ian M. Steiner ,  Matthew Bace ,  Avinash N. Ananthakrishnan ,  Jason Brandt

IPC分类号： G06F1/32 ,  G06F1/26

CPC分类号： G06F1/3275 ,  G06F1/266 ,  G06F1/3203 ,  G06F1/3206 ,  G06F1/3234

摘要： In one embodiment, the present invention includes a processor having a core and a power controller to control power management features of the processor. The power controller can receive an energy performance bias (EPB) value from the core and access a power-performance tuning table based on the value. Using information from the table, at least one setting of a power management feature can be updated. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，本发明包括具有核心的处理器和用于控制处理器的电源管理特征的功率控制器。 功率控制器可以从核心接收能量性能偏差（EPB）值，并根据该值访问功率性能调谐表。 使用表中的信息，可以更新电源管理功能的至少一个设置。 描述和要求保护其他实施例。

公开(公告)号：US20140173297A1

公开(公告)日：2014-06-19

申请号：US13716712

申请日：2012-12-17

申请人： Ankush Varma ,  Krishnakanth V. Sistla ,  Ian M. Steiner ,  Vivek Garg ,  Chris Poirier ,  Martin T. Rowland

发明人： Ankush Varma ,  Krishnakanth V. Sistla ,  Ian M. Steiner ,  Vivek Garg ,  Chris Poirier ,  Martin T. Rowland

IPC分类号： G06F1/26

CPC分类号： G06F1/324 ,  G06F1/32 ,  G06F1/3203 ,  G06F1/329 ,  G06F9/5044 ,  G06F9/505 ,  G06F13/00 ,  G06F15/17325 ,  G06T1/20 ,  Y02D10/126

摘要： In an embodiment, a processor includes a core to execute instructions, uncore logic coupled to the core, and a power controller to control a power consumption level. The power controller is configured to determine an activity level of the processor and responsive to this level, to generate a request for communication to a second processor coupled to the processor to request frequency coordination between the processors. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，处理器包括执行指令的核心，耦合到核心的非逻辑逻辑以及用于控制功耗水平的功率控制器。 功率控制器被配置为确定处理器的活动级别并响应于该级别，以产生与耦合到处理器的第二处理器通信以请求处理器之间的频率协调的请求。 描述和要求保护其他实施例。

公开(公告)号：US20140129858A1

公开(公告)日：2014-05-08

申请号：US13992706

申请日：2011-12-21

申请人： Ankush Varma ,  Ian M. Steiner ,  Krishnakanth V. Sistla ,  Matthew M. Bace ,  Vivek Garg ,  Martin T. Rowland ,  Jeffrey S. Wilder

发明人： Ankush Varma ,  Ian M. Steiner ,  Krishnakanth V. Sistla ,  Matthew M. Bace ,  Vivek Garg ,  Martin T. Rowland ,  Jeffrey S. Wilder

IPC分类号： G06F1/32

CPC分类号： G06F1/324 ,  G06F13/382

摘要： An apparatus and method for managing a frequency of a computer processor. The apparatus includes a power control unit (PCU) to manage power in a computer processor. ThePCU includes a data collection module to obtain transaction rate data from a plurality of communication ports in the computer processor and a frequency control logic module coupled to the data collection module, the frequency control logic to calculate a minimum processor interconnect frequency for the plurality of communication ports to handle traffic without significant added latency and to override the processor interconnect frequency to meet the calculated minimum processor interconnect frequency.

摘要翻译： 一种用于管理计算机处理器的频率的装置和方法。 该装置包括用于管理计算机处理器中的电力的功率控制单元（PCU）。 PCU包括数据采集模块，用于从计算机处理器中的多个通信端口获得交易速率数据，以及耦合到数据收集模块的频率控制逻辑模块，频率控制逻辑来计算多个 通信端口来处理流量而没有显着增加的延迟，并且覆盖处理器互连频率以满足计算的最小处理器互连频率。

公开(公告)号：US09977482B2

公开(公告)日：2018-05-22

申请号：US13992706

申请日：2011-12-21

申请人： Ankush Varma ,  Ian M. Steiner ,  Krishnakanth V. Sistla ,  Matthew M. Bace ,  Vivek Garg ,  Martin T. Rowland ,  Jeffrey S. Wilder

发明人： Ankush Varma ,  Ian M. Steiner ,  Krishnakanth V. Sistla ,  Matthew M. Bace ,  Vivek Garg ,  Martin T. Rowland ,  Jeffrey S. Wilder

IPC分类号： G06F1/32 ,  G06F13/38

CPC分类号： G06F1/324 ,  G06F13/382

摘要： An apparatus and method for managing a frequency of a computer processor. The apparatus includes a power control unit (PCU) to manage power in a computer processor. The PCU includes a data collection module to obtain transaction rate data from a plurality of communication ports in the computer processor and a frequency control logic module coupled to the data collection module, the frequency control logic to calculate a minimum processor interconnect frequency for the plurality of communication ports to handle traffic without significant added latency and to override the processor interconnect frequency to meet the calculated minimum processor interconnect frequency.

公开(公告)号：US20150058650A1

公开(公告)日：2015-02-26

申请号：US13972569

申请日：2013-08-21

申请人： Ankush Varma ,  Krishnakanth V. Sistla ,  Allen W. Chu ,  Ian M. Steiner

发明人： Ankush Varma ,  Krishnakanth V. Sistla ,  Allen W. Chu ,  Ian M. Steiner

IPC分类号： G06F1/32 ,  G06F9/48

CPC分类号： G06F1/3287 ,  G06F1/266 ,  G06F1/3293 ,  G06F1/3296 ,  G06F9/4893 ,  Y02D10/122 ,  Y02D10/172 ,  Y02D50/20

摘要： In an embodiment, a processor includes a plurality of cores each to independently execute instructions, a power delivery logic coupled to the plurality of cores, and a power controller including a first logic to cause a first core to enter into a first low power state of an operating system power management scheme independently of the OS, during execution of at least one thread on the first core. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，处理器包括多个核心，每个核心各自独立地执行指令，耦合到多个核心的功率传递逻辑，以及功率控制器，其包括使第一核心进入第一低功率状态的第一逻辑 在第一核心的至少一个线程的执行期间独立于OS的操作系统电源管理方案。 描述和要求保护其他实施例。

公开(公告)号：US20160147280A1

公开(公告)日：2016-05-26

申请号：US14554585

申请日：2014-11-26

申请人： Tessil Thomas ,  Lokesh Sharma ,  Buck W. Gremel ,  Ian M. Steiner

发明人： Tessil Thomas ,  Lokesh Sharma ,  Buck W. Gremel ,  Ian M. Steiner

IPC分类号： G06F1/32 ,  G06F1/20

CPC分类号： G06F1/206 ,  G06F1/3243 ,  Y02D10/152 ,  Y02D10/16

摘要： In one embodiment, a processor includes at least one core to execute instructions, one or more thermal sensors associated with the at least one core, and a power controller coupled to the at least one core. The power controller has a control logic to receive temperature information regarding the processor and dynamically determine a maximum allowable average power limit based at least in part on the temperature information. The control logic may further maintain a static maximum base operating frequency of the processor regardless of a value of the temperature information. Other embodiments are described and claimed.

摘要翻译： 在一个实施例中，处理器包括执行指令的至少一个核心，与所述至少一个核心相关联的一个或多个热传感器以及耦合到所述至少一个核心的功率控制器。 功率控制器具有用于接收关于处理器的温度信息的控制逻辑，并且至少部分地基于温度信息动态地确定最大允许平均功率限制。 控制逻辑可以进一步保持处理器的静态最大基本操作频率，而不管温度信息的值。 描述和要求保护其他实施例。