利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

23 条记录 (耗时 0.031 秒)

    Strained Isolation Regions
    1.
    发明申请
    Strained Isolation Regions 有权
    应变隔离区域

    公开(公告)号：US20080303102A1

    公开(公告)日：2008-12-11

    申请号：US11759791

    申请日：2007-06-07

    申请人： Mong-Song Liang ,  Tze-Liang Lee ,  Kuo-Tai Huang ,  Chao-Cheng Chen ,  Hao-Ming Lien ,  Chih-Tang Peng

    发明人： Mong-Song Liang ,  Tze-Liang Lee ,  Kuo-Tai Huang ,  Chao-Cheng Chen ,  Hao-Ming Lien ,  Chih-Tang Peng

    IPC分类号： H01L29/78

    CPC分类号： H01L29/1054 ,  H01L21/76224 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7846

    摘要： An isolation trench having localized stressors is provided. In accordance with embodiments of the present invention, a trench is formed in a substrate and partially filled with a dielectric material. In an embodiment, the trench is filled with a dielectric layer and a planarization step is performed to planarize the surface with the surface of the substrate. The dielectric material is then recessed below the surface of the substrate. In the recessed portion of the trench, the dielectric material may remain along the sidewalls or the dielectric material may be removed along the sidewalls. A stress film, either tensile or compressive, may then be formed over the dielectric material within the recessed portion. The stress film may also extend over a transistor or other semiconductor structure.

    摘要翻译： 提供了具有局部应力源的隔离沟槽。 根据本发明的实施例，在衬底中形成沟槽并且部分地填充有电介质材料。 在一个实施例中，沟槽被填充有电介质层，并且执行平面化步骤以使其与衬底的表面平坦化。 然后将电介质材料凹入到衬底的表面下方。 在沟槽的凹陷部分中，电介质材料可以沿着侧壁保留，或者电介质材料可以沿侧壁去除。 然后可以在凹陷部分内的电介质材料上形成拉伸或压缩的应力膜。 应力膜也可以在晶体管或其它半导体结构上延伸。

    Strained isolation regions
    2.
    发明授权
    Strained isolation regions 有权
    应变隔离区

    公开(公告)号：US08736016B2

    公开(公告)日：2014-05-27

    申请号：US11759791

    申请日：2007-06-07

    申请人： Mong-Song Liang ,  Tze-Liang Lee ,  Kuo-Tai Huang ,  Chao-Cheng Chen ,  Hao-Ming Lien ,  Chih-Tang Peng

    发明人： Mong-Song Liang ,  Tze-Liang Lee ,  Kuo-Tai Huang ,  Chao-Cheng Chen ,  Hao-Ming Lien ,  Chih-Tang Peng

    IPC分类号： H01L29/78

    CPC分类号： H01L29/1054 ,  H01L21/76224 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7846

    摘要： An isolation trench having localized stressors is provided. In accordance with embodiments of the present invention, a trench is formed in a substrate and partially filled with a dielectric material. In an embodiment, the trench is filled with a dielectric layer and a planarization step is performed to planarize the surface with the surface of the substrate. The dielectric material is then recessed below the surface of the substrate. In the recessed portion of the trench, the dielectric material may remain along the sidewalls or the dielectric material may be removed along the sidewalls. A stress film, either tensile or compressive, may then be formed over the dielectric material within the recessed portion. The stress film may also extend over a transistor or other semiconductor structure.

    摘要翻译： 提供了具有局部应力源的隔离沟槽。 根据本发明的实施例，在衬底中形成沟槽并且部分地填充有电介质材料。 在一个实施例中，沟槽被填充有电介质层，并且执行平面化步骤以使其与衬底的表面平坦化。 然后将电介质材料凹入到衬底的表面下方。 在沟槽的凹陷部分中，电介质材料可以沿着侧壁保留，或者电介质材料可以沿侧壁去除。 然后可以在凹陷部分内的电介质材料上形成拉伸或压缩的应力膜。 应力膜也可以在晶体管或其它半导体结构上延伸。

    Method for fabricating an isolation structure
    6.
    发明授权
    Method for fabricating an isolation structure 有权
    隔离结构的制造方法

    公开(公告)号：US08404561B2

    公开(公告)日：2013-03-26

    申请号：US12774219

    申请日：2010-05-05

    申请人： Tze-Liang Lee ,  Pei-Ren Jeng ,  Chu-Yun Fu ,  Chyi Shyuan Chern ,  Jui-Hei Huang ,  Chih-Tang Peng ,  Hao-Ming Lien

    发明人： Tze-Liang Lee ,  Pei-Ren Jeng ,  Chu-Yun Fu ,  Chyi Shyuan Chern ,  Jui-Hei Huang ,  Chih-Tang Peng ,  Hao-Ming Lien

    IPC分类号： H01L21/76

    CPC分类号： H01L21/76224 ,  H01L21/76232

    摘要： The invention relates to integrated circuit fabrication, and more particularly to an electronic device with an isolation structure made having almost no void. An exemplary method for fabricating an isolation structure, comprising: providing a substrate; forming a trench in the substrate; partially filling the trench with a first silicon oxide; exposing a surface of the first silicon oxide to a vapor mixture comprising NH3 and a fluorine-containing compound; heating the substrate to a temperature between 100° C. to 200° C.; and filling the trench with a second silicon oxide, whereby the isolation structure made has almost no void.

    摘要翻译： 本发明涉及集成电路制造，更具体地说涉及具有几乎没有空隙的隔离结构的电子器件。 一种用于制造隔离结构的示例性方法，包括：提供衬底; 在衬底中形成沟槽; 用第一氧化硅部分地填充沟槽; 将第一氧化硅的表面暴露于包含NH 3和含氟化合物的蒸汽混合物中; 将基板加热至100℃至200℃的温度; 并用第二氧化硅填充沟槽，由此所制成的隔离结构几乎没有空隙。

    Method for fabricating an isolation structure
    9.
    发明授权
    Method for fabricating an isolation structure 有权
    隔离结构的制造方法

    公开(公告)号：US08580653B2

    公开(公告)日：2013-11-12

    申请号：US13775907

    申请日：2013-02-25

    申请人： Tze-Liang Lee ,  Pei-Ren Jeng ,  Chu-Yun Fu ,  Chyi Shyuan Chern ,  Jui-Hei Huang ,  Chih-Tang Peng ,  Hao-Ming Lien

    发明人： Tze-Liang Lee ,  Pei-Ren Jeng ,  Chu-Yun Fu ,  Chyi Shyuan Chern ,  Jui-Hei Huang ,  Chih-Tang Peng ,  Hao-Ming Lien

    IPC分类号： H01L21/76

    CPC分类号： H01L21/76224 ,  H01L21/76232

    摘要： A method of fabricating an isolation structure including forming a trench in a top surface of a substrate and partially filling the trench with a first oxide, wherein the first oxide is a pure oxide. Partially filling the trench includes forming a liner layer in the trench and forming the first oxide over the liner layer using silane and oxygen precursors at a pressure less than 10 milliTorr (mTorr) and a temperature ranging from about 500° C. to about 1000° C. The method further includes producing a solid reaction product in a top portion of the first oxide. The method further includes sublimating the solid reaction product by heating the substrate in a chamber at a temperature from 100° C. to 200° C. and removing the sublimated solid reaction product by flowing a carrier gas over the substrate. The method further includes filling the trench with a second oxide.

    摘要翻译： 一种制造隔离结构的方法，包括在衬底的顶表面中形成沟槽并用第一氧化物部分地填充沟槽，其中第一氧化物是纯氧化物。 部分地填充沟槽包括在沟槽中形成衬层，并且在低于10毫托（mTorr）的压力和约500℃至约1000℃的温度下使用硅烷和氧前体在衬层上形成第一氧化物 该方法还包括在第一氧化物的顶部产生固体反应产物。 该方法还包括通过在室内在100℃至200℃的温度下加热基底来升华固体反应产物，并通过使载气流过基底而除去升华的固体反应产物。 该方法还包括用第二氧化物填充沟槽。

    Method of semiconductor integrated circuit fabrication
    10.
    发明授权
    Method of semiconductor integrated circuit fabrication 有权
    半导体集成电路制造方法

    公开(公告)号：US08735252B2

    公开(公告)日：2014-05-27

    申请号：US13490635

    申请日：2012-06-07

    申请人： Weibo Yu ,  Ming-Hsi Yeh ,  Chih-Tang Peng ,  Hao-Ming Lien ,  Chao-Cheng Chen ,  Syun-Ming Jang

    发明人： Weibo Yu ,  Ming-Hsi Yeh ,  Chih-Tang Peng ,  Hao-Ming Lien ,  Chao-Cheng Chen ,  Syun-Ming Jang

    IPC分类号： H01L21/336

    CPC分类号： H01L21/76224 ,  H01L29/66795

    摘要： A method of fabricating a semiconductor IC is disclosed. The method includes receiving a device. The device includes a semiconductor substrate, a plurality of fins and trenches between fins in the semiconductor substrate. The method also includes filling the trenches with a dielectric material to form shallow trench isolations (STI), applying a low-thermal-budget annealing to the dielectric material, and applying a wet-treatment to the dielectric material.

    摘要翻译： 公开了制造半导体IC的方法。 该方法包括接收设备。 该器件包括半导体衬底，半导体衬底中的翅片之间的多个散热片和沟槽。 该方法还包括用介电材料填充沟槽以形成浅沟槽隔离（STI），对介电材料施加低热预算退火，以及对电介质材料进行湿法处理。