公开(公告)号：US08441809B2

公开(公告)日：2013-05-14

申请号：US13161538

申请日：2011-06-16

申请人： Ravi Mahajan ,  Sandeep Sane

发明人： Ravi Mahajan ,  Sandeep Sane

IPC分类号： H05K7/02 ,  H01L21/78 ,  H01L21/50

CPC分类号： H05K1/142 ,  H01L24/16 ,  H01L25/0655 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/1607 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2924/00014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/15192 ,  H05K1/141 ,  H05K1/181 ,  H05K1/183 ,  H05K2201/0187 ,  H05K2201/10674 ,  H01L2924/00 ,  H01L2224/48 ,  H01L2224/05647

摘要： A microelectronic package comprises a substrate (110), a silicon patch (120) embedded in the substrate, a first interconnect structure (131) at a first location of the silicon patch and a second interconnect structure (132) at a second location of the silicon patch, and an electrically conductive line (150) in the silicon patch connecting the first interconnect structure and the second interconnect structure to each other.

摘要翻译： 微电子封装包括衬底（110），嵌入衬底中的硅贴片（120），在硅贴片的第一位置处的第一互连结构（131）和在第二位置处的第二互连结构（132） 硅贴片以及将第一互连结构和第二互连结构彼此连接的硅贴片中的导电线（150）。

公开(公告)号：US08064224B2

公开(公告)日：2011-11-22

申请号：US12059133

申请日：2008-03-31

申请人： Ravi Mahajan ,  Sandeep Sane

发明人： Ravi Mahajan ,  Sandeep Sane

IPC分类号： H05K7/02 ,  H01L21/78 ,  H01L21/50

CPC分类号： H05K1/142 ,  H01L24/16 ,  H01L25/0655 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/1607 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2924/00014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/15192 ,  H05K1/141 ,  H05K1/181 ,  H05K1/183 ,  H05K2201/0187 ,  H05K2201/10674 ,  H01L2924/00 ,  H01L2224/48 ,  H01L2224/05647

摘要： A microelectronic package comprises a substrate (110), a silicon patch (120) embedded in the substrate, a first interconnect structure (131) at a first location of the silicon patch and a second interconnect structure (132) at a second location of the silicon patch, and an electrically conductive line (150) in the silicon patch connecting the first interconnect structure and the second interconnect structure to each other.

摘要翻译： 微电子封装包括衬底（110），嵌入衬底中的硅贴片（120），在硅贴片的第一位置处的第一互连结构（131）和在第二位置处的第二互连结构（132） 硅贴片以及将第一互连结构和第二互连结构彼此连接的硅贴片中的导电线（150）。

公开(公告)号：US20110241208A1

公开(公告)日：2011-10-06

申请号：US13161538

申请日：2011-06-16

申请人： Ravi Mahajan ,  Sandeep Sane

发明人： Ravi Mahajan ,  Sandeep Sane

IPC分类号： H01L23/48

CPC分类号： H05K1/142 ,  H01L24/16 ,  H01L25/0655 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/1607 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2924/00014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/15192 ,  H05K1/141 ,  H05K1/181 ,  H05K1/183 ,  H05K2201/0187 ,  H05K2201/10674 ,  H01L2924/00 ,  H01L2224/48 ,  H01L2224/05647

摘要： A microelectronic package comprises a substrate (110), a silicon patch (120) embedded in the substrate, a first interconnect structure (131) at a first location of the silicon patch and a second interconnect structure (132) at a second location of the silicon patch, and an electrically conductive line (150) in the silicon patch connecting the first interconnect structure and the second interconnect structure to each other.

摘要翻译： 微电子封装包括衬底（110），嵌入衬底中的硅贴片（120），在硅贴片的第一位置处的第一互连结构（131）和在第二位置处的第二互连结构（132） 硅贴片以及将第一互连结构和第二互连结构彼此连接的硅贴片中的导电线（150）。

公开(公告)号：US20090244874A1

公开(公告)日：2009-10-01

申请号：US12059133

申请日：2008-03-31

申请人： Ravi Mahajan ,  Sandeep Sane

发明人： Ravi Mahajan ,  Sandeep Sane

IPC分类号： H05K7/02 ,  H01L21/50

CPC分类号： H05K1/142 ,  H01L24/16 ,  H01L25/0655 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/1607 ,  H01L2224/16225 ,  H01L2224/16227 ,  H01L2224/16238 ,  H01L2924/00014 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/15192 ,  H05K1/141 ,  H05K1/181 ,  H05K1/183 ,  H05K2201/0187 ,  H05K2201/10674 ,  H01L2924/00 ,  H01L2224/48 ,  H01L2224/05647

摘要： A microelectronic package comprises a substrate (110), a silicon patch (120) embedded in the substrate, a first interconnect structure (131) at a first location of the silicon patch and a second interconnect structure (132) at a second location of the silicon patch, and an electrically conductive line (150) in the silicon patch connecting the first interconnect structure and the second interconnect structure to each other.

摘要翻译： 微电子封装包括衬底（110），嵌入衬底中的硅贴片（120），在硅贴片的第一位置处的第一互连结构（131）和在第二位置处的第二互连结构（132） 硅贴片以及将第一互连结构和第二互连结构彼此连接的硅贴片中的导电线（150）。

公开(公告)号：US20060220195A1

公开(公告)日：2006-10-05

申请号：US11095693

申请日：2005-03-31

申请人： Sandeep Sane

发明人： Sandeep Sane

IPC分类号： H01L21/00 ,  H01L23/495

CPC分类号： H01L21/563 ,  H01L2224/16 ,  H01L2224/73203 ,  H01L2924/00011 ,  H01L2924/00014 ,  H01L2924/10253 ,  H01L2924/00 ,  H01L2224/0401

摘要： A silicon die having a junction side being attachable to a substrate, a backside surface spaced from the junction side and an underfill control feature to prevent an underfill from settling above said backside surface is disclosed herein.

摘要翻译： 本文公开了具有可连接到基板的接合侧的硅管芯，与接合侧间隔开的后侧表面和用于防止底部填充物沉积在所述背面上方的底部填充控制特征。

公开(公告)号：US20090065932A1

公开(公告)日：2009-03-12

申请号：US11853752

申请日：2007-09-11

申请人： Sandeep Sane ,  Nachiket Raravikar

发明人： Sandeep Sane ,  Nachiket Raravikar

IPC分类号： H01L21/60 ,  H01L23/48

CPC分类号： H01L21/563 ,  H01L23/291 ,  H01L23/293 ,  H01L23/3157 ,  H01L24/11 ,  H01L24/13 ,  H01L24/81 ,  H01L24/83 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/1182 ,  H01L2224/11827 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13687 ,  H01L2224/13693 ,  H01L2224/16225 ,  H01L2224/165 ,  H01L2224/2919 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/814 ,  H01L2224/8192 ,  H01L2224/81948 ,  H01L2224/831 ,  H01L2224/83379 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/3512

摘要： Methods and associated structures of forming microelectronic devices are described. Those methods may include coating an interconnect structure disposed on a die with a layer of functionalized nanoparticles, wherein the functionalized nanoparticles are dispersed in a solvent, heating the layer of functionalized nanoparticles to drive off a portion of the solvent, and applying an underfill on the coated interconnect structure.

摘要翻译： 描述形成微电子器件的方法和相关结构。 这些方法可以包括用功能化纳米颗粒层涂布设置在管芯上的互连结构，其中官能化纳米颗粒分散在溶剂中，加热功能化纳米颗粒层以驱除溶剂的一部分，并将底部填充物 涂层互连结构。

公开(公告)号：US20070138621A1

公开(公告)日：2007-06-21

申请号：US11305527

申请日：2005-12-16

申请人： Sandeep Sane ,  Nitin Deshpande ,  Chia-Pin Chiu

发明人： Sandeep Sane ,  Nitin Deshpande ,  Chia-Pin Chiu

IPC分类号： H01L23/12

CPC分类号： H01L23/4275 ,  H01L24/32 ,  H01L2224/73253 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01049 ,  H01L2924/0105 ,  H01L2924/01082 ,  H01L2924/0132 ,  H01L2924/14 ,  H01L2924/1433

摘要： A method, apparatus and system with a semiconductor package including a thermal interface material dam enclosing a volume of thermal interface material.

公开(公告)号：US07781260B2

公开(公告)日：2010-08-24

申请号：US11853752

申请日：2007-09-11

申请人： Sandeep Sane ,  Nachiket Raravikar

发明人： Sandeep Sane ,  Nachiket Raravikar

IPC分类号： H01L21/44 ,  H01L21/48

CPC分类号： H01L21/563 ,  H01L23/291 ,  H01L23/293 ,  H01L23/3157 ,  H01L24/11 ,  H01L24/13 ,  H01L24/81 ,  H01L24/83 ,  H01L2224/05568 ,  H01L2224/05573 ,  H01L2224/1182 ,  H01L2224/11827 ,  H01L2224/13111 ,  H01L2224/13147 ,  H01L2224/13687 ,  H01L2224/13693 ,  H01L2224/16225 ,  H01L2224/165 ,  H01L2224/2919 ,  H01L2224/73204 ,  H01L2224/81193 ,  H01L2224/814 ,  H01L2224/8192 ,  H01L2224/81948 ,  H01L2224/831 ,  H01L2224/83379 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/0665 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/3512

摘要： Methods and associated structures of forming microelectronic devices are described. Those methods may include coating an interconnect structure disposed on a die with a layer of functionalized nanoparticles, wherein the functionalized nanoparticles are dispersed in a solvent, heating the layer of functionalized nanoparticles to drive off a portion of the solvent, and applying an underfill on the coated interconnect structure.

摘要翻译： 描述形成微电子器件的方法和相关结构。 这些方法可以包括用功能化纳米颗粒层涂布设置在管芯上的互连结构，其中官能化纳米颗粒分散在溶剂中，加热功能化纳米颗粒层以驱除溶剂的一部分，并将底部填充物 涂层互连结构。

公开(公告)号：US20060003496A1

公开(公告)日：2006-01-05

申请号：US11167509

申请日：2005-06-27

申请人： Sandeep Sane ,  Biju Chandran

发明人： Sandeep Sane ,  Biju Chandran

IPC分类号： H01L23/04 ,  H01L21/50 ,  H01L21/48 ,  H01L21/44

CPC分类号： H01L24/81 ,  H01L21/56 ,  H01L21/563 ,  H01L24/28 ,  H01L2224/16225 ,  H01L2224/73203 ,  H01L2224/73204 ,  H01L2224/8121 ,  H01L2224/81815 ,  H01L2224/8191 ,  H01L2224/83102 ,  H01L2224/92125 ,  H01L2924/01033 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/16152 ,  H01L2924/00

摘要： A method of packaging a die includes reflowing the solder to electrically connect the die to a substrate at a first temperature, cooling the die and substrate to a second temperature, and placing a heated epoxy in contact with the die and the substrate. The method also includes holding the die and substrate at the second temperature for a time sufficient to allow the epoxy to cure, and cooling the die, substrate and epoxy. The second temperature is less than the first temperature. In addition, the die and substrate are not cooled to a temperature significantly below the second temperature until after the heated epoxy is placed in contact with the die and substrate.

摘要翻译： 包装模具的方法包括回流焊料以在第一温度下将管芯与基板电连接，将管芯和衬底冷却至第二温度，以及将加热的环氧树脂与管芯和衬底接触。 该方法还包括将模具和衬底保持在第二温度足够长的时间以使环氧树脂固化，以及冷却模具，衬底和环氧树脂。 第二个温度小于第一个温度。 此外，模具和衬底没有被冷却到显着低于第二温度的温度，直到加热的环氧树脂与裸片和衬底接触。

公开(公告)号：US20080079129A1

公开(公告)日：2008-04-03

申请号：US11540045

申请日：2006-09-29

申请人： Shankar Ganapathysubramanian ,  Sandeep Sane

发明人： Shankar Ganapathysubramanian ,  Sandeep Sane

IPC分类号： H01L21/00

CPC分类号： H01L23/34 ,  H01L23/40 ,  H01L2023/4081 ,  H01L2924/0002 ,  H01L2924/00

摘要： Semiconductor packages and methods to fabricate thereof are described. A decoupling assembly is disposed between a package substrate and a circuit board. The decoupling assembly engages in response to a stimulus such that a semiconductor die is de-coupled from a socket and a circuit board. The decoupling assembly engages in response to a stimulus such that a semiconductor die is decoupled from a substrate. A decoupling assembly includes a clamping device, springs, and shape memory alloy rods. The shape memory alloy rods are actuators that generate motion or a pre-programmed shape to apply force when thermally excited. When the thermal excitation or other stimulus is removed, the shape memory alloy rods tend to return to their original shape, thus relieving any load or motion generated.

摘要翻译： 对半导体封装及其制造方法进行说明。 解耦组件设置在封装衬底和电路板之间。 解耦组件响应于刺激而接合，使得半导体管芯从插座和电路板脱耦合。 解耦组件响应于刺激而接合，使得半导体管芯与衬底去耦合。 解耦组件包括夹紧装置，弹簧和形状记忆合金棒。 形状记忆合金棒是产生运动或预编程形状的致动器，以在热激发时施加力。 当热激发或其他刺激被去除时，形状记忆合金棒倾向于返回到其原始形状，从而减轻产生的任何负载或运动。