公开(公告)号：US20050273563A1

公开(公告)日：2005-12-08

申请号：US10860426

申请日：2004-06-03

申请人： Roy Kim ,  Yasukichi Okawa ,  Thuong Truong

发明人： Roy Kim ,  Yasukichi Okawa ,  Thuong Truong

IPC分类号： G06F12/00 ,  G06F12/08

CPC分类号： G06F12/127 ,  G06F12/0804 ,  G06F12/0831

摘要： A cache write back operation, write back modified data to memory from cache data array to fix inconsistency between them can be cancelled by the results of a comparison of the progress between a write back and snoop push or snoop kill operation. Write back is intended to make an empty slot to accommodate a reload data due to a cache miss and since a snoop push or snoop kill operation creates an invalid entry in the cache, write back is not needed. If simultaneous push or kill with write back operation exist, then write back machine is late cancelled. System performance improves due to preserving more cache lines in cache data array for possible future reuse.

摘要翻译： 缓存回写操作，将缓存数据数组中的修改后的数据写回到内存中以修复它们之间的不一致，可以通过比较回写和窥探推送或窥探杀手操作之间的进度的结果来取消缓存。 回写是为了使空槽容纳由于高速缓存未命中的重新加载数据，并且由于窥探推送或窥探杀手操作在高速缓存中创建无效条目，因此不需要回写。 如果同时推送或者杀死与回写操作存在，则回写机器被取消。 由于在缓存数据阵列中保留更多的高速缓存线，可能会再次使用系统性能。

公开(公告)号：US20050289300A1

公开(公告)日：2005-12-29

申请号：US10875953

申请日：2004-06-24

申请人： Roy Kim ,  Yasukichi Okawa ,  Thuong Truong

发明人： Roy Kim ,  Yasukichi Okawa ,  Thuong Truong

IPC分类号： G06F9/312 ,  G06F12/00 ,  G06F12/08 ,  G06F12/12

CPC分类号： G06F12/126 ,  G06F9/3004 ,  G06F9/30072 ,  G06F9/30087 ,  G06F9/3834 ,  G06F12/0831

摘要： The present invention provides for managing an atomic facility cache write back state machine. A first write back selection is made. A reservation pointer pointing to the reserved line in the atomic facility data array is established. A next write back selection is made. An entry for the reservation point for the next write back selection is removed, whereby the valid reservation line is precluded form being selected for the write back. This prevents a modified command from being invalidated.

摘要翻译： 本发明提供了管理原子设施高速缓存回写状态机。 首先回写选择。 建立指向原子设施数据阵列中保留行的保留指针。 进行下一个回写选择。 删除下一次回写选择的预留点的条目，由此排除有效的预留行被选择用于回写。 这样可以防止修改的命令无效。

公开(公告)号：US20060015689A1

公开(公告)日：2006-01-19

申请号：US10891796

申请日：2004-07-15

申请人： Yasukichi Okawa ,  Roy Kim ,  Peichun Liu ,  Thuong Truong

发明人： Yasukichi Okawa ,  Roy Kim ,  Peichun Liu ,  Thuong Truong

IPC分类号： G06F12/00

CPC分类号： G06F12/0859 ,  G06F12/0831

摘要： The present invention provides parallel processing of write-back and reload operations in a cache system and optimum circuit utilisation by implementing moveable buffers in a cache storage. However, the data and associated pointers are not permanently assigned to a particular buffer—hence, the buffers can move logically around in the facility. Reload pointer is pointing to an empty entry so that retrieved data from the main memory or equal hierarchy cache on cache miss can be always be accommodated. Victim pointer is always pointing to a modified entry for the next candidate of write-back operation. Write-back operation is necessary with reload operation in order to make a free entry for further cache miss handling unless free entry exists. Because of these moveable pointers for reload buffer and victim buffer and integrated write-back buffer in the cache, intra cache data movement is not necessary which improves cache miss handling performance.

摘要翻译： 本发明通过在高速缓存存储器中实现可移动缓冲器来提供缓存系统中的回写和重新加载操作的并行处理以及最佳的电路利用。 然而，数据和相关联的指针不会永久分配给特定的缓冲区，因此缓冲区可以在设备中逻辑移动。 重新加载指针指向一个空条目，以便始终可以容纳来自主存储器或高速缓存未命中的等分层缓存的检索数据。 受害者指针总是指向下一个回写操作候选者的修改条目。 为了进一步缓存未命中处理，进行空闲条目，除非有空条目存在，否则重写操作是必须的。 由于这些用于缓存缓冲区和受影响缓冲区以及集成回写缓冲区的可移动指针，因此不需要内部缓存数据移动，这提高了缓存未命中处理性能。

公开(公告)号：US07725618B2

公开(公告)日：2010-05-25

申请号：US10902474

申请日：2004-07-29

申请人： Michael Norman Day ,  Charles Ray Johns ,  Peichun Peter Liu ,  Thuong Truong ,  Takeshi Yamazaki

发明人： Michael Norman Day ,  Charles Ray Johns ,  Peichun Peter Liu ,  Thuong Truong ,  Takeshi Yamazaki

IPC分类号： G06F13/28

CPC分类号： G06F13/28

摘要： The present invention provides a method and apparatus for creating memory barriers in a Direct Memory Access (DMA) device. A memory barrier command is received and a memory command is received. The memory command is executed based on the memory barrier command. A bus operation is initiated based on the memory barrier command. A bus operation acknowledgment is received based on the bus operation. The memory barrier command is executed based on the bus operation acknowledgment. In a particular aspect, memory barrier commands are direct memory access sync (dmasync) and direct memory access enforce in-order execution of input/output (dmaeieio) commands.

摘要翻译： 本发明提供了一种用于在直接存储器访问（DMA）设备中创建存储障碍的方法和装置。 接收到存储器屏障命令并接收存储器命令。 内存命令是根据内存屏障命令执行的。 基于内存障碍命令启动总线操作。 基于总线操作接收总线操作确认。 基于总线操作确认执行存储器障碍命令。 在特定方面，存储器屏障命令是直接存储器访问同步（dmasync），并且直接存储器访问强制执行输入/输出（dmaeie））命令的按顺序执行。

公开(公告)号：US20060015652A1

公开(公告)日：2006-01-19

申请号：US10891772

申请日：2004-07-15

申请人： Michael Day ,  Charles Johns ,  Peichun Liu ,  Thuong Truong ,  Takeshi Yamazaki

发明人： Michael Day ,  Charles Johns ,  Peichun Liu ,  Thuong Truong ,  Takeshi Yamazaki

IPC分类号： G06F13/14

CPC分类号： G06F13/28

摘要： A method, an apparatus, and a computer program are provided for controlling memory access. Direct Memory Access (DMA) units have become commonplace in a number of bus architectures. However, managing limited system resources has become a challenge with multiple DMA units. In order to mange the multitude of commands generated and preserve dependencies, embedded flags in commands or a barrier command are used. These operations then can control the order in which commands are executed so as to preserve dependencies.

摘要翻译： 提供了一种用于控制存储器访问的方法，装置和计算机程序。 直接存储器访问（DMA）单元已经在许多总线架构中变得普遍。 然而，管理有限的系统资源已成为多个DMA单元的挑战。 为了管理生成的多个命令并保留依赖关系，使用命令中的嵌入式标志或障碍命令。 这些操作然后可以控制执行命令的顺序，以便保留依赖性。

公开(公告)号：US20050080998A1

公开(公告)日：2005-04-14

申请号：US10682386

申请日：2003-10-09

申请人： Michael Day ,  Harm Hofstee ,  Charles Johns ,  James Kahle ,  David Shippy ,  Thuong Truong

发明人： Michael Day ,  Harm Hofstee ,  Charles Johns ,  James Kahle ,  David Shippy ,  Thuong Truong

IPC分类号： G06F12/08

CPC分类号： G06F12/0835

摘要： Disclosed is a coherent cache system that operates in conjunction with non-homogeneous processing units. A set of processing units of a first configuration has conventional cache and directly accesses common or shared system physical and virtual address memory through the use of a conventional MMU (Memory Management Unit). Additional processors of a different configuration and/or other devices that need to access system memory are configured to store accessed data in compatible caches. Each of the caches is compatible with a given protocol coherent memory management bus interspersed between the caches and the system memory.

摘要翻译： 公开了与非均匀处理单元结合操作的一致的缓存系统。 一组第一配置的处理单元具有常规高速缓存，并且通过使用常规MMU（存储器管理单元）直接访问公用或共享系统物理和虚拟地址存储器。 需要访问系统存储器的不同配置和/或其他设备的其他处理器被配置为将访问的数据存储在兼容的高速缓存中。 每个缓存与散列在高速缓存和系统存储器之间的给定协议相干存储器管理总线兼容。

公开(公告)号：US07290106B2

公开(公告)日：2007-10-30

申请号：US10976260

申请日：2004-10-28

申请人： Michael Norman Day ,  Charles Johns ,  Thuong Truong

发明人： Michael Norman Day ,  Charles Johns ,  Thuong Truong

IPC分类号： G06F12/00

CPC分类号： G06F12/126 ,  G06F12/0848 ,  G06F2212/2515

摘要： The present invention provides a method for a processor to write data to a cache or other fast memory, without also writing it to main memory. Further, the data is “locked” into the cache or other fast memory until it is loaded for use. Data remains in the locking cache until it is specifically overwritten under software control. The locking cache or other fast memory can be used as additional system memory. In an embodiment of the invention, the locking cache is one or more sets of ways, but not all of the sets or ways, of a multiple set associative cache.

摘要翻译： 本发明提供了一种用于处理器将数据写入高速缓存或其他快速存储器的方法，而不将其写入主存储器。 此外，数据被“锁定”到高速缓存或其他快速存储器中，直到它被加载使用为止。 数据保留在锁定缓存中，直到它在软件控制下被特别覆盖为止。 锁定缓存或其他快速存储器可用作附加系统内存。 在本发明的实施例中，锁定高速缓存是多组关联高速缓存的一组或多组方式，但不是所有的集合或方式。

公开(公告)号：US20070016733A1

公开(公告)日：2007-01-18

申请号：US11468317

申请日：2006-08-30

申请人： Michael Day ,  Charles Johns ,  James Kahle ,  Peichum Liu ,  Thuong Truong

发明人： Michael Day ,  Charles Johns ,  James Kahle ,  Peichum Liu ,  Thuong Truong

IPC分类号： G06F12/14 ,  G06F13/28

CPC分类号： G06F13/28 ,  G06F9/3004 ,  G06F9/30087 ,  G06F12/0831 ,  G06F2213/0038

摘要： The present invention provides for atomic update primitives in an asymmetric single-chip heterogeneous multiprocessor computer system having a shared memory with DMA transfers. At least one lock line command is generated from a set comprising a get lock line command with reservation, a put lock line conditional command, and a put lock line unconditional command.

摘要翻译： 本发明提供了具有具有DMA传输的共享存储器的非对称单芯片异构多处理器计算机系统中的原子更新原语。 从包括具有预留的get lock line命令，put lock line条件命令和put lock line无条件命令的集合中生成至少一个lock line命令。

公开(公告)号：US20060095668A1

公开(公告)日：2006-05-04

申请号：US10976260

申请日：2004-10-28

申请人： Michael Day ,  Charles Johns ,  Thuong Truong

发明人： Michael Day ,  Charles Johns ,  Thuong Truong

IPC分类号： G06F12/14

CPC分类号： G06F12/126 ,  G06F12/0848 ,  G06F2212/2515

摘要： The present invention provides a method for a processor to write data to a cache or other fast memory, without also writing it to main memory. Further, the data is “locked” into the cache or other fast memory until it is loaded for use. Data remains in the locking cache until it is specifically overwritten under software control. The locking cache or other fast memory can be used as additional system memory. In an embodiment of the invention, the locking cache is one or more sets of ways, but not all of the sets or ways, of a multiple set associative cache.

摘要翻译： 本发明提供了一种用于处理器将数据写入高速缓存或其他快速存储器的方法，而不将其写入主存储器。 此外，数据被“锁定”到高速缓存或其他快速存储器中，直到它被加载使用为止。 数据保留在锁定缓存中，直到它在软件控制下被特别覆盖为止。 锁定缓存或其他快速存储器可用作附加系统内存。 在本发明的实施例中，锁定高速缓存是多组关联高速缓存的一组或多组方式，但不是所有的集合或方式。

公开(公告)号：US20050111478A1

公开(公告)日：2005-05-26

申请号：US10718936

申请日：2003-11-20

申请人： Jeffrey Brown ,  Michael Day ,  Charles Johns ,  Thuong Truong ,  Takeshi Yamazaki

发明人： Jeffrey Brown ,  Michael Day ,  Charles Johns ,  Thuong Truong ,  Takeshi Yamazaki

IPC分类号： H04L12/56 ,  H04L12/42

CPC分类号： H04L47/822 ,  H04L47/13 ,  H04L47/20 ,  H04L47/22 ,  H04L47/2441 ,  H04L47/39 ,  H04L47/70 ,  H04L47/72 ,  H04L47/781 ,  H04L47/803 ,  H04L47/821

摘要： Disclosed is an apparatus for controlling or managing the transmission of data packets over a multiplexed communication path, referred to herein as a bus, on a priority basis up to a given authorized BW (Bandwidth), in a given operational time period, for presently authorized devices or applications. Non-managed (not presently authorized) bus requests are handled in a prior art “best effort” basis.

摘要翻译： 公开了一种用于在给定的操作时间段内，在给定的操作时间段内优先地基于多路通信路径（这里称为总线）来控制或管理数据分组的传输的装置，用于当前授权的 设备或应用程序。 非管理（未授权）总线请求以现有技术“尽力而为”为基础来处理。