公开(公告)号：US20080296657A1

公开(公告)日：2008-12-04

申请号：US12128078

申请日：2008-05-28

申请人： Suk-Kang Sung ,  Choong-Ho Lee ,  Sang-wook Lim ,  Dong-Uk Choi ,  Hee-Soo Kang ,  Kyu-Charn Park

发明人： Suk-Kang Sung ,  Choong-Ho Lee ,  Sang-wook Lim ,  Dong-Uk Choi ,  Hee-Soo Kang ,  Kyu-Charn Park

IPC分类号： H01L29/788 ,  H01L21/336

CPC分类号： H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324

摘要： A non-volatile memory device includes a substrate and a tunnel insulation layer pattern, such that each portion of the tunnel insulation pattern extends along a first direction and adjacent portions of the tunnel insulation layer pattern may be separated in a second direction that is substantially perpendicular to the first direction. A non-volatile memory device may include a gate structure formed on the tunnel insulation layer pattern. The gate structure may include a floating gate formed on the tunnel insulation layer pattern along the second direction, a first conductive layer pattern formed on the floating gate in the second direction, a dielectric layer pattern formed on the first conductive layer pattern along the second direction, and a control gate formed on the dielectric layer pattern in the second direction.

摘要翻译： 非易失性存储器件包括衬底和隧道绝缘层图案，使得隧道绝缘图案的每个部分沿着第一方向延伸，并且隧道绝缘层图案的相邻部分可以在基本垂直的第二方向上分离 到第一个方向。 非易失性存储器件可以包括形成在隧道绝缘层图案上的栅极结构。 栅极结构可以包括沿着第二方向形成在隧道绝缘层图案上的浮动栅极，在第二方向上形成在浮置栅极上的第一导电层图案，沿着第二方向形成在第一导电层图案上的电介质层图案 以及在第二方向上形成在电介质层图案上的控制栅极。

公开(公告)号：US08120091B2

公开(公告)日：2012-02-21

申请号：US12128078

申请日：2008-05-28

申请人： Suk-Kang Sung ,  Choong-Ho Lee ,  Sang-wook Lim ,  Dong-Uk Choi ,  Hee-Soo Kang ,  Kyu-Charn Park

发明人： Suk-Kang Sung ,  Choong-Ho Lee ,  Sang-wook Lim ,  Dong-Uk Choi ,  Hee-Soo Kang ,  Kyu-Charn Park

IPC分类号： H01L29/788

CPC分类号： H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/42324

摘要： A non-volatile memory device includes a substrate and a tunnel insulation layer pattern, such that each portion of the tunnel insulation pattern extends along a first direction and adjacent portions of the tunnel insulation layer pattern may be separated in a second direction that is substantially perpendicular to the first direction. A non-volatile memory device may include a gate structure formed on the tunnel insulation layer pattern. The gate structure may include a floating gate formed on the tunnel insulation layer pattern along the second direction, a first conductive layer pattern formed on the floating gate in the second direction, a dielectric layer pattern formed on the first conductive layer pattern along the second direction, and a control gate formed on the dielectric layer pattern in the second direction.

摘要翻译： 非易失性存储器件包括衬底和隧道绝缘层图案，使得隧道绝缘图案的每个部分沿着第一方向延伸，并且隧道绝缘层图案的相邻部分可以在基本垂直的第二方向上分离 到第一个方向。 非易失性存储器件可以包括形成在隧道绝缘层图案上的栅极结构。 栅极结构可以包括沿着第二方向形成在隧道绝缘层图案上的浮动栅极，在第二方向上形成在浮置栅极上的第一导电层图案，沿着第二方向形成在第一导电层图案上的电介质层图案 以及在第二方向上形成在电介质层图案上的控制栅极。

公开(公告)号：US07615437B2

公开(公告)日：2009-11-10

申请号：US12153071

申请日：2008-05-13

申请人： Suk-Kang Sung ,  Kyu-Charn Park ,  Choong-Ho Lee

发明人： Suk-Kang Sung ,  Kyu-Charn Park ,  Choong-Ho Lee

IPC分类号： H01L21/8238

CPC分类号： H01L21/743 ,  H01L21/28123 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11524

摘要： A method of manufacturing a non-volatile memory device includes sequentially depositing a first insulation layer, a charge storage layer, and a second insulation layer on a substrate, forming a first opening through the resultant structure to expose the substrate, forming second and third openings through the second insulation layer to form a second insulation layer pattern, forming a conductive layer on the second insulation layer pattern, forming a photoresist pattern structure on the conductive layer, and forming simultaneously a common source line, at least one ground selection line, at least one string selection line, and a plurality of gate structures on the substrate by etching through the photoresist pattern structure, wherein the common source line and the gate structures are formed simultaneously on a substantially same level and of substantially same components.

摘要翻译： 一种制造非易失性存储器件的方法包括在衬底上依次沉积第一绝缘层，电荷存储层和第二绝缘层，形成通过所得结构的第一开口以露出衬底，形成第二和第三开口 通过第二绝缘层形成第二绝缘层图案，在第二绝缘层图案上形成导电层，在导电层上形成光致抗蚀剂图形结构，同时形成共同的源极线，至少一个接地选择线， 至少一个串选择线，以及通过蚀刻通过光致抗蚀剂图案结构在衬底上的多个栅极结构，其中公共源极线和栅极结构同时形成在基本相同的水平面上并且基本上相同的部件。

公开(公告)号：US20080283902A1

公开(公告)日：2008-11-20

申请号：US12153071

申请日：2008-05-13

申请人： Suk-Kang Sung ,  Kyu-Charn Park ,  Choong-Ho Lee

发明人： Suk-Kang Sung ,  Kyu-Charn Park ,  Choong-Ho Lee

IPC分类号： H01L29/792 ,  H01L21/336

CPC分类号： H01L21/743 ,  H01L21/28123 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11524

摘要： A method of manufacturing a non-volatile memory device includes sequentially depositing a first insulation layer, a charge storage layer, and a second insulation layer on a substrate, forming a first opening through the resultant structure to expose the substrate, forming second and third openings through the second insulation layer to form a second insulation layer pattern, forming a conductive layer on the second insulation layer pattern, forming a photoresist pattern structure on the conductive layer, and forming simultaneously a common source line, at least one ground selection line, at least one string selection line, and a plurality of gate structures on the substrate by etching through the photoresist pattern structure, wherein the common source line and the gate structures are formed simultaneously on a substantially same level and of substantially same components.

摘要翻译： 一种制造非易失性存储器件的方法包括在衬底上依次沉积第一绝缘层，电荷存储层和第二绝缘层，形成通过所得结构的第一开口以露出衬底，形成第二和第三开口 通过第二绝缘层形成第二绝缘层图案，在第二绝缘层图案上形成导电层，在导电层上形成光致抗蚀剂图形结构，同时形成共同的源极线，至少一个接地选择线， 至少一个串选择线，以及通过蚀刻通过光致抗蚀剂图案结构在衬底上的多个栅极结构，其中公共源极线和栅极结构同时形成在基本相同的水平面上并且基本上相同的部件。

公开(公告)号：US20080203377A1

公开(公告)日：2008-08-28

申请号：US12035169

申请日：2008-02-21

申请人： Byung-Yong Choi ,  Choong-Ho Lee ,  Kyu-Charn Park

发明人： Byung-Yong Choi ,  Choong-Ho Lee ,  Kyu-Charn Park

IPC分类号： H01L47/00

CPC分类号： H01L45/165 ,  H01L27/2436 ,  H01L45/085 ,  H01L45/1206 ,  H01L45/1226 ,  H01L45/146

摘要： Integrated circuit nonvolatile memory devices are manufactured by forming a variable resistance layer on an integrated circuit substrate. The variable resistance layer includes grains that define grain boundaries between the grains. Conductive filaments are formed along at least some of the grain boundaries. Electrodes are formed on the variable resistance layer. The conductive filaments may be formed by implanting conductive ions into at least some of the grain boundaries. Moreover, the variable resistance layer may be a variable resistance oxide of a metal, and the conductive filaments may be the metal. Related devices are also disclosed.

摘要翻译： 通过在集成电路基板上形成可变电阻层来制造集成电路非易失性存储器件。 可变电阻层包括限定晶粒之间的晶界的晶粒。 沿着至少一些晶界形成导电丝。 电极形成在可变电阻层上。 可以通过将导电离子注入至少一些晶界来形成导电细丝。 此外，可变电阻层可以是金属的可变电阻氧化物，并且导电丝可以是金属。 还公开了相关设备。

公开(公告)号：US20080081411A1

公开(公告)日：2008-04-03

申请号：US11616582

申请日：2006-12-27

申请人： Hye-Jin Cho ,  Kyu-Charn Park ,  Choong-Ho Lee ,  Byung-Yong Choi

发明人： Hye-Jin Cho ,  Kyu-Charn Park ,  Choong-Ho Lee ,  Byung-Yong Choi

IPC分类号： H01L21/336

CPC分类号： H01L27/115 ,  H01L27/11521

摘要： In a method of manufacturing a non-volatile memory device, a conductive structure is formed on a substrate. The conductive structure includes a tunnel oxide pattern, a first conductive pattern, a pad oxide pattern and a hard mask pattern. A trench is formed on the substrate using the conductive structure as an etching mask. An inner oxide layer is formed on an inner wall of the trench and sidewalls of the tunnel oxide pattern and the first conductive pattern. The inner oxide layer is cured, thereby forming a silicon nitride layer on the inner oxide layer. A device isolation pattern is formed in the trench, and the hard mask pattern and the pad oxide pattern are removed from the substrate. A dielectric layer and a second conductive pattern are formed on the substrate. Accordingly, the silicon nitride layer prevents-hydrogen (H) atoms from leaking into the device isolation pattern.

摘要翻译： 在制造非易失性存储器件的方法中，在衬底上形成导电结构。 导电结构包括隧道氧化物图案，第一导电图案，衬垫氧化物图案和硬掩模图案。 使用导电结构作为蚀刻掩模在衬底上形成沟槽。 在沟槽的内壁和隧道氧化物图案的侧壁和第一导电图案上形成内部氧化物层。 内部氧化物层被固化，从而在内部氧化物层上形成氮化硅层。 在沟槽中形成器件隔离图案，并且从衬底去除硬掩模图案和衬垫氧化物图案。 在基板上形成电介质层和第二导电图案。 因此，氮化硅层防止氢（H）原子泄漏到器件隔离图案中。

公开(公告)号：US07602633B2

公开(公告)日：2009-10-13

申请号：US11946737

申请日：2007-11-28

申请人： Byung-Yong Choi ,  Choong-Ho Lee ,  Kyu-Charn Park

发明人： Byung-Yong Choi ,  Choong-Ho Lee ,  Kyu-Charn Park

IPC分类号： G11C11/00

CPC分类号： H01L29/685

摘要： A non-volatile memory device includes a substrate, resistance patterns, a gate dielectric layer, a gate electrode pattern, a first impurity region and a second impurity region. The substrate has recesses. The recesses are filled with the resistance patterns. The resistance patterns include a material having a resistance that is variable in accordance with a voltage applied thereto. The gate dielectric layer is formed on the substrate. The gate electrode pattern is formed on the gate dielectric layer. The first and second impurity regions are formed in the substrate. The first impurity region and the second impurity region contact side surfaces of the resistance patterns. Further, the resistance patterns, the first impurity region and the second impurity region define a channel region. Thus, the non-volatile memory device may store data using a variable resistance of the resistance patterns so that the non-volatile memory device may have excellent operational characteristics.

摘要翻译： 非易失性存储器件包括衬底，电阻图案，栅极介电层，栅极电极图案，第一杂质区域和第二杂质区域。 基板有凹槽。 凹槽中填充有电阻图案。 电阻图案包括具有根据施加到其上的电压而可变的电阻的材料。 栅极电介质层形成在基板上。 栅极电极图案形成在栅极介电层上。 在衬底中形成第一和第二杂质区。 电阻图案的第一杂质区和第二杂质区接触侧表面。 此外，电阻图案，第一杂质区域和第二杂质区域限定沟道区域。 因此，非易失性存储器件可以使用电阻图案的可变电阻来存储数据，使得非易失性存储器件可以具有优异的操作特性。

公开(公告)号：US20090253243A1

公开(公告)日：2009-10-08

申请号：US12485577

申请日：2009-06-16

申请人： Hye-Jin Cho ,  Kyu-Charn Park ,  Choong-Ho Lee ,  Byung-Yong Choi

发明人： Hye-Jin Cho ,  Kyu-Charn Park ,  Choong-Ho Lee ,  Byung-Yong Choi

IPC分类号： H01L21/762

CPC分类号： H01L27/115 ,  H01L27/11521

摘要： In a method of manufacturing a non-volatile memory device, a conductive structure is formed on a substrate. The conductive structure includes a tunnel oxide pattern, a first conductive pattern, a pad oxide pattern and a hard mask pattern. A trench is formed on the substrate using the conductive structure as an etching mask. An inner oxide layer is formed on an inner wall of the trench and sidewalls of the tunnel oxide pattern and the first conductive pattern. The inner oxide layer is cured, thereby forming a silicon nitride layer on the inner oxide layer. A device isolation pattern is formed in the trench, and the hard mask pattern and the pad oxide pattern are removed from the substrate. A dielectric layer and a second conductive pattern are formed on the substrate. Accordingly, the silicon nitride layer prevents hydrogen (H) atoms from leaking into the device isolation pattern.

摘要翻译： 在制造非易失性存储器件的方法中，在衬底上形成导电结构。 导电结构包括隧道氧化物图案，第一导电图案，衬垫氧化物图案和硬掩模图案。 使用导电结构作为蚀刻掩模在衬底上形成沟槽。 在沟槽的内壁和隧道氧化物图案的侧壁和第一导电图案上形成内部氧化物层。 内部氧化物层被固化，从而在内部氧化物层上形成氮化硅层。 在沟槽中形成器件隔离图案，并且从衬底去除硬掩模图案和衬垫氧化物图案。 在基板上形成电介质层和第二导电图案。 因此，氮化硅层防止氢（H）原子泄漏到器件隔离图案中。

公开(公告)号：US20080272423A1

公开(公告)日：2008-11-06

申请号：US12151033

申请日：2008-05-02

申请人： Byung-Yong Choi ,  Kyu-Charn Park ,  Choong-Ho Lee

发明人： Byung-Yong Choi ,  Kyu-Charn Park ,  Choong-Ho Lee

IPC分类号： H01L29/00 ,  H01L21/44

CPC分类号： H01L27/105 ,  H01L23/5222 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/11531 ,  H01L27/11568 ,  H01L2924/0002 ,  H01L2924/00

摘要： Conductive structures in an integrated circuit device including an integrated circuit substrate and first conductive layer patterns on the substrate. Second conductive layer patterns are on the substrate extending between respective ones of the first conductive layer patterns. Adjacent ones of the first and second conductive layer patterns are on different horizontal planes relative to the substrate to reduce parasitic capacitance therebetween.

摘要翻译： 集成电路器件中的导电结构，包括集成电路衬底和衬底上的第一导电层图案。 第二导电层图案位于在第一导电层图案中的相应的第一导电层图案之间延伸的基板上。 相邻的第一和第二导电层图案相对于衬底在不同的水平面上，以减小其间的寄生电容。

公开(公告)号：US20080237685A1

公开(公告)日：2008-10-02

申请号：US11822548

申请日：2007-07-06

申请人： Byung-Kyu Cho ,  Se-Hoon Lee ,  Kyu-Charn Park ,  Choong-Ho Lee

发明人： Byung-Kyu Cho ,  Se-Hoon Lee ,  Kyu-Charn Park ,  Choong-Ho Lee

IPC分类号： H01L29/788 ,  H01L21/336

CPC分类号： H01L21/28273 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/66825

摘要： In one embodiment, the semiconductor memory device includes a semiconductor substrate having projecting portions, a tunnel insulation layer formed over at least one of the projecting semiconductor substrate portions, and a floating gate structure disposed over the tunnel insulation layer. An upper portion of the floating gate structure is wider than a lower portion of the floating gate structure, and the lower portion of the floating gate structure has a width less than a width of the tunnel insulating layer. First insulation layer portions are formed in the semiconductor substrate and project from the semiconductor substrate such that the floating gate structure is disposed between the projecting first insulation layer portions. A dielectric layer is formed over the first insulation layer portions and the floating gate structure, and a control gate is formed over the dielectric layer.

摘要翻译： 在一个实施例中，半导体存储器件包括具有突出部分的半导体衬底，在至少一个突出半导体衬底部分上形成的隧道绝缘层，以及设置在隧道绝缘层上的浮动栅极结构。 浮动栅极结构的上部比浮动栅极结构的下部宽，并且浮动栅极结构的下部具有小于隧道绝缘层的宽度的宽度。 第一绝缘层部分形成在半导体衬底中并从半导体衬底突出，使得浮栅结构设置在突出的第一绝缘层部分之间。 在第一绝缘层部分和浮动栅极结构之上形成电介质层，并且在电介质层上形成控制栅极。