利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

22 条记录 (耗时 0.041 秒)

    INSTRUCTION COMPRESSING APPARATUS AND METHOD
    1.
    发明申请
    INSTRUCTION COMPRESSING APPARATUS AND METHOD 有权
    指示压缩装置和方法

    公开(公告)号：US20110202749A1

    公开(公告)日：2011-08-18

    申请号：US12912533

    申请日：2010-10-26

    申请人： Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Won-Sub Kim ,  Jin-Seok Lee ,  Sun-Hwa Kim ,  Hee-Jin Ahn

    发明人： Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Won-Sub Kim ,  Jin-Seok Lee ,  Sun-Hwa Kim ,  Hee-Jin Ahn

    IPC分类号： G06F9/318

    CPC分类号： G06F9/3822 ,  G06F9/30076 ,  G06F9/3017 ,  G06F9/3853

    摘要： An instruction compressing apparatus and method for a parallel processing computer such as a very long instruction word (VLIW) computer, are provided. The instruction compressing apparatus includes a bundle code generating unit, an instruction compressing unit, and an instruction converting unit. The bundle code generating unit may generate a bundle code in response to an input of instructions to be compressed. The bundle code may indicate whether a current instruction group is terminated, and also whether an instruction group following the current instruction group is a no-operation (NOP) instruction group. The instruction compressing unit may remove a NOP instruction and/or a NOP instruction group from the input instructions according to the generated bundle code. The instruction converting unit may include the generated bundle code in the remaining instructions which have not been removed by the instruction compressing unit.

    摘要翻译： 提供了一种用于并行处理计算机例如非常长的指令字（VLIW）计算机的指令压缩装置和方法。 指令压缩装置包括束代码生成单元，指令压缩单元和指令转换单元。 捆绑代码生成单元可以响应于要压缩的指令的输入而生成捆绑代码。 捆绑码可以指示当前指令组是否终止，以及当前指令组之后的指令组是否是无操作（NOP）指令组。 指令压缩单元可以根据所生成的包代码从输入指令中去除NOP指令和/或NOP指令组。 指令转换单元可以包括尚未被指令压缩单元去除的剩余指令中的生成的捆绑代码。

    NOP instruction compressing apparatus and method in a VLIW machine
    2.
    发明授权
    NOP instruction compressing apparatus and method in a VLIW machine 有权
    NOI指令压缩装置和方法在VLIW机器中

    公开(公告)号：US09286074B2

    公开(公告)日：2016-03-15

    申请号：US12912533

    申请日：2010-10-26

    申请人： Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Won-Sub Kim ,  Jin-Seok Lee ,  Sun-Hwa Kim ,  Hee-Jin Ahn

    发明人： Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Won-Sub Kim ,  Jin-Seok Lee ,  Sun-Hwa Kim ,  Hee-Jin Ahn

    IPC分类号： G06F9/318 ,  G06F9/38 ,  G06F9/30

    CPC分类号： G06F9/3822 ,  G06F9/30076 ,  G06F9/3017 ,  G06F9/3853

    摘要： An instruction compressing apparatus and method for a parallel processing computer such as a very long instruction word (VLIW) computer, are provided. The instruction compressing apparatus includes a bundle code generating unit, an instruction compressing unit, and an instruction converting unit. The bundle code generating unit may generate a bundle code in response to an input of instructions to be compressed. The bundle code may indicate whether a current instruction group is terminated, and also whether an instruction group following the current instruction group is a no-operation (NOP) instruction group. The instruction compressing unit may remove a NOP instruction and/or a NOP instruction group from the input instructions according to the generated bundle code. The instruction converting unit may include the generated bundle code in the remaining instructions which have not been removed by the instruction compressing unit.

    摘要翻译： 提供了一种用于并行处理计算机例如非常长的指令字（VLIW）计算机的指令压缩装置和方法。 指令压缩装置包括束代码生成单元，指令压缩单元和指令转换单元。 捆绑代码生成单元可以响应于要压缩的指令的输入而生成捆绑代码。 捆绑码可以指示当前指令组是否终止，以及当前指令组之后的指令组是否是无操作（NOP）指令组。 指令压缩单元可以根据所生成的包代码从输入指令中去除NOP指令和/或NOP指令组。 指令转换单元可以包括尚未被指令压缩单元去除的剩余指令中的生成的捆绑代码。

    MEMORY MANAGING APPARATUS AND METHOD
    4.
    发明申请
    MEMORY MANAGING APPARATUS AND METHOD 有权
    存储器管理装置和方法

    公开(公告)号：US20110231627A1

    公开(公告)日：2011-09-22

    申请号：US12917173

    申请日：2010-11-01

    申请人： Bernhard EGGER ,  Tai-Song Jin ,  Dong-Hoon Yoo ,  Won-Sub Kim ,  Sun-Hwa Kim ,  Hee-Jin Ahn

    发明人： Bernhard EGGER ,  Tai-Song Jin ,  Dong-Hoon Yoo ,  Won-Sub Kim ,  Sun-Hwa Kim ,  Hee-Jin Ahn

    IPC分类号： G06F12/02 ,  G06F12/00

    CPC分类号： G06F12/0253

    摘要： A memory managing apparatus and method are provided. The memory managing apparatus may determine, based on a pointer indicator bit, the target memory area on which garbage collection is to be performed, and may perform the garbage collection on the target memory area. The memory managing apparatus may generate the pointer indicator bit and store the generated pointer indicator bit in a pointer field.

    摘要翻译： 提供了一种存储器管理装置和方法。 存储器管理装置可以基于指针指示符位来确定要在其上执行垃圾收集的目标存储器区域，并且可以在目标存储器区域上执行垃圾收集。 存储器管理装置可以生成指针指示符位，并将生成的指针指示符位存储在指针字段中。

    Reconfigurable processor and method for processing loop having memory dependency
    5.
    发明授权
    Reconfigurable processor and method for processing loop having memory dependency 有权
    具有存储器依赖性的可重构处理器和处理循环的方法

    公开(公告)号：US09063735B2

    公开(公告)日：2015-06-23

    申请号：US13272846

    申请日：2011-10-13

    申请人： Hee-Jin Ahn ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Min-Wook Ahn ,  Jin-Seok Lee ,  Tai-Song Jin ,  Won-Sub Kim

    发明人： Hee-Jin Ahn ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Min-Wook Ahn ,  Jin-Seok Lee ,  Tai-Song Jin ,  Won-Sub Kim

    IPC分类号： G06F9/38 ,  G06F9/32

    CPC分类号： G06F9/325 ,  G06F9/3838 ,  G06F9/3897

    摘要： Provided are a reconfigurable processor, which is capable of reducing the probability of an incorrect computation by analyzing the dependence between memory access instructions and allocating the memory access instructions between a plurality of processing elements (PEs) based on the results of the analysis, and a method of controlling the reconfigurable processor. The reconfigurable processor extracts an execution trace from simulation results, and analyzes the memory dependence between instructions included in different iterations based on parts of the execution trace of memory access instructions.

    摘要翻译： 提供了一种可重构处理器，其能够通过分析存储器访问指令之间的依赖性并且基于分析结果在多个处理元件（PE）之间分配存储器访问指令，从而降低错误计算的概率，以及 控制可重构处理器的方法。 可重配置处理器从模拟结果中提取执行跟踪，并且基于存储器访问指令的执行跟踪的部分来分析包括在不同迭代中的指令之间的存储器依赖性。

    RECONFIGURABLE PROCESSOR AND METHOD FOR PROCESSING LOOP HAVING MEMORY DEPENDENCY
    7.
    发明申请
    RECONFIGURABLE PROCESSOR AND METHOD FOR PROCESSING LOOP HAVING MEMORY DEPENDENCY 有权
    可重构处理器和处理具有存储器依赖性的环路的方法

    公开(公告)号：US20120096247A1

    公开(公告)日：2012-04-19

    申请号：US13272846

    申请日：2011-10-13

    申请人： Hee-Jin AHN ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Min-Wook Ahn ,  Jin-Seok Lee ,  Tai-Song Jin ,  Won-Sub Kim

    发明人： Hee-Jin AHN ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Min-Wook Ahn ,  Jin-Seok Lee ,  Tai-Song Jin ,  Won-Sub Kim

    IPC分类号： G06F9/32

    CPC分类号： G06F9/325 ,  G06F9/3838 ,  G06F9/3897

    摘要： Provided are a reconfigurable processor, which is capable of reducing the probability of an incorrect computation by analyzing the dependence between memory access instructions and allocating the memory access instructions between a plurality of processing elements (PEs) based on the results of the analysis, and a method of controlling the reconfigurable processor. The reconfigurable processor extracts an execution trace from simulation results, and analyzes the memory dependence between instructions included in different iterations based on parts of the execution trace of memory access instructions.

    摘要翻译： 提供了一种可重构处理器，其能够通过分析存储器访问指令之间的依赖性并且基于分析的结果在多个处理元件（PE）之间分配存储器访问指令，从而降低错误计算的概率，以及 控制可重构处理器的方法。 可重配置处理器从模拟结果中提取执行跟踪，并且基于存储器访问指令的执行跟踪的部分来分析包括在不同迭代中的指令之间的存储器依赖性。